专利名称：基于cpci接口的多通道解调信号处理平台的制作方法
技术领域：
本发明涉及信号处理领域，特别涉及一种基于CPCI接ロ的多通道解调信号处理
\I7.ムI ロ。
背景技术：
卫星移动通信就是地球上(包括地面和低层大气中)的无线电通信站之间利用卫星作为中继而进行的通信。最适合卫星通信的频率是I——IOGHz频段，即微波频段。为了满足越来越多的需求，已开始研究应用新的频段，如12GHz，14GHz, 20GHz及30GHz。在微波频带，整个通信卫星的工作频带宽度约为500MHz，为了便于放大、发射及减少变调干扰，一般在卫星上设置若干个转发器，每个转发器的工作频带宽度为36MHz或72MHz。目前的卫星通信多采用频分多址技术，不同的地球站占用不同的频率，即采用不同的载波，频分多址适合于点对点、大容量的通信系统。近年来，由于时分多址比频分多址有一系列优点，如不会产生互调干扰、不需要利用上下变频把各地球站信号分开、适合数字通信、可根据业务量的变化按需分配、可采用数字话音插空技术使容量増加5倍等，已逐渐采用时分多址技术，即每ー个地球站占用同一频带，但占用不同的时隙。另ー种多址技术是码分多址(CDMA)，即不同的地球站占用同一频率和同一时间，但有不同的随机码来区分不同的地址。码分多址采用了扩展频谱通信技术，具有抗干扰能力强、有较好的保密通信能力、可灵活调度话路等优点；其缺点是频谱利用率较低。码分多址较适合于容量小、分布广、有一定保密要求的系统。针对上述卫星信号的特点，现有的卫星信号处理平台是根据卫星通信系统的具体要求，采用其中一种适用的多址技术而设计的，不能实现多种技术同时兼容以满足更高的需求；另ー方面，现有的卫星信号处理平台没有进行带宽信号抽取滤波，不能实现多通道信 号处理。软件无线电是以ー个通用、标准、模块化的硬件平台为依托，通过软件编程来实现无线电台的各种功能模块，并将各种功能模块按需要组合成无线电系统。软件无线电从传统的基于硬件、面向用途的电台设计方法中解放出来。采用软件无线电技术进行卫星信号处理平台设计是卫星通信技术发展的趋势。
发明内容
本发明的目的在于克服现有技术中所存在的上述不足，提供一种基于CPCI接ロ的多通道解调信号处理平台，该解调信号处理平台能够兼容上一代、现在发射和下一代卫星信号，兼容不同制式、不同体制、不同速率的信号处理技术，实现多通道解调信号处理。为了实现上述发明目的，本发明提供了以下技术方案
基于CPCI接ロ的多通道解调信号处理平台，该解调信号处理平台包括多通道中频信号接收模块，用于接收多路中频模拟信号，所述多通道中频信号接收模块包括差分射频接收器，所述差分射频接收器用于将接收的不同中频模拟信号以中频模拟差分信号输出；至少ー个A/D转换模块，所述A/D转换模块包括四片A/D转换器，A/D转换模块用于完成中频模拟信号的数字转换；
至少ー个DDC数字下变频器模块，所述DDC数字下变频器模块包括数控振荡器，所述数控振荡器连接级联积分梳状滤波器，所述级联积分梳状滤波器连接半带滤波器，所述半带滤波器连接信道化多相滤波器组，所述DDC数字下变频器模块用于滤波、信号调整和下变频处理；
与所述至少ー个DDC数字下变频器模块连接的FPGA模块，所述FPGA模块用于完成数字信号的格式转换、半带滤波、解调、解码功能；
分别与FPGA模块连接的DSP模块和CPCI接ロ模块，所述DSP模块用于完成数字信号的运算、分析，对信号进行配置计算处理、数字解调处理，CPCI接ロ模块用于输出信息；所述A/D转换模块以直流耦合方式与DDC数字下变频器模块连接，所述DDC数字下变频器模块与FPGA模块通过输入控制、输出信号、控制信号连接，所述FPGA模块通过直流耦 合方式和多通道同步串ロ形式与DSP模块连接。进ー步的，所述A/D转换模块的输入时钟由外部时钟通过接插件提供。进ー步的，所述FPGA模块还连接有FIFO，所述FIFO用于缓存数据。与现有技术相比，本发明的有益效果
I、本发明的基于CPCI接ロ的多通道解调信号处理平台，是ー个集成模拟信号接收与数字信号发送为一体的综合处理平台，该解调信号处理平台采用了并行的、独立的A/D转换模块及数字下变频器通道，可接收至少一路卫星移动通信的中频信号，实现多通道解调信号处理。2、该信号处理平台采用软件无线电技木，通过对FPGA模块和DSP模块编程、软件升级，实现信号处理平台功能扩展，使得信号处理平台能够兼容上一代、现在发射和下一代卫星信号，兼容不同制式、不同体制、不同速率的信号处理技木，具有更强的实用性，能够满足更高的需求。
图I卫星通信系统信号传输、处理流程框 图2本发明信号处理平台框 图3多通道中频信号接收模块原理框 图4 DDC数字下变频器模块原理框 图5 DDC数字下变频器模块与FPGA模块连接原理框 图6 FPGA模块与DSP模块连接原理框 图7 A/D转换模块与FPGA模块连接原理框 图8 FPGA模块和CPCI接ロ连接原理框图。
具体实施例方式下面结合试验例及具体实施方式
对本发明作进ー步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。參考图1，不同的卫星发出不同(路径)的中频信号，不同中频信号接收天线将不同(路径)的中频信号经下行链路传输至地球站；地球站将接收的不同(路径)的微弱中频信号传输至不同的低噪声放大器模块，以保证接收信号的质量；经放大的不同(路径)的中频信号再经过与低噪声放大器模块对应的下变频器进行频率变换，对信号再次放大，输出70MHz或140MHz的中频信号；进一步放大的不同(路径)中频信号经解调器信号处理平台进行解调、编码后得到相应的信息，并输出该信息。參考图2，本实施例列举的基于CPCI接ロ的多通道解调信号处理平台包括多通道中频信号接收模块、至少ー个A/D转换 模块、至少ー个DDC数字下变频器模块、FPGA模块、DSP模块、及CPCI接ロ模块，所述多通道中频信号接收模块可接收不同中频模拟信号，ー个A/D转换模块包括四片A/D转换器，ー个A/D转换模块与ー个DDC数字下变频器模块连接，DDC数字下变频器模块连接FPGA。其中，所述A/D转换模块以直流耦合方式与DDC数字下变频器模块连接，所述DDC数字下变频器模块通过信号与FPGA模块连接，所述FPGA模块通过直流耦合方式和多通道同步串ロ形式与DSP模块连接，FPGA模块通过接ロ电路与CPCI接ロ连接。本实施例中，A/D转换模块采用ADI公司的A/D6645作为模拟采样芯片，DDC数字下变频器采用InterSil公司的ISL5416，FPGA模块采用XILINX公司的集成可编程逻辑芯片XC5VLX330T，DSP模块选用TI公司的TMS320C6455，通过FPGA模块和DSP模块的交换网络使数据信号与全球网络进行同步交換，CPCI接ロ采用使用可编程逻辑器件的PCI9054器件。CPCI (Compact Peripheral Component Interconnect)具有高开放性、高可靠性、可热插拔，拥有较高的带宽，具有良好的兼容性。本发明基于CPCI接ロ的多通道解调信号处理平台的工作流程为多通道中频信号接收模块将接收的不同中频模拟信号传输至A/D转换模块，A/D转换模块将不同中频模拟信号转换为数字信号后传输至DDC数字下变频器模块，DDC数字下变频器模块对该数字信号进行滤波、信号调整和下变频处理，然后传输至FPGA模块，FPGA模块对经过下变频处理的数字信号进行格式转换、半带滤波、解调、解码，然后传输至DSP模块，DSP模块完成该数字信号的运算、分析，进行配置计算处理、数字解调处理，处理后的信号再返回至FPGA模块，该处理后的信号经FPGA模块滤波后通过CPCI接ロ输出，CPCI接ロ连接至计算机和磁盘阵列，该信息通过RAID阵列卡存储在计算机磁盘阵列中，方便研究人员的研究。本发明基于CPCI接ロ的多通道解调信号处理平台的各组成模块及各模块连接关系具体描述如下
參考图3，多通道中频信号接收模块包括高频头和差分射频接收器，中频模拟信号被高频头接收，差分射频接收器将中频模拟信号该以中频模拟差分信号输出，该中频模拟差分信号经过阻抗变换后传输至A/D转换模块。A/D转换模块的输入时钟由外部时钟提供，本实施例中，A/D转换模块的输入时钟由外部IOMHz时钟通过接插件提供，A/D转换模块采样时钟要求质量高，且相位噪声低，如果时钟信号抖动较大，信噪比容易恶化，很难保证有效采样位数的精度。为了优化性能，A/D转换模块的时钟输入采用差分低抖动的时钟输入，将输入时钟处理为PECL (Positive Emitter Coupled Logic)信号,通过交流稱合到A/D转换模块。參考图4，所述DDC数字下变频器模块包括数控振荡器、级联积分梳状滤波器(CIC)，所述级联积分梳状滤波器连接半带滤波器(HB)，所述半带滤波器连接信道化多相滤波器组。从A/D转换模块输出的中频数字信号与数控振荡器产生的本振信号相乗，该中频数字信号下变频到零中频信号，该零中频信号再依次经过级联积分梳状滤波器、半带滤波器和信道化多相滤波器组，进行抽取滤波，同时把宽带信号均匀分成若干子频带信号输出，完成DDC数字下变频器模块对中频信号的下变频、滤波、信号调整处理。该DDC数字下变频器模块将传统滤波与信道化多相滤波相结合，实现多通道信号处理。ー个DDC数字下变频器模块有A、B、C、D四个通道输入端ロ，ー个A/D转换模块包括A、B、C、D四片A/D转换器，其中A片A/D转换器连接到DDC数字下变频器模块的A通道输入端ロ，B片A/D转换器连接到DDC数字下变频器模块的B通道输入端ロ，C片A/D转换器连接到DDC数字下变频器模块的C通道输入端ロ，D片A/D转换器连接到DDC数字下变频器模块的D通道输入端ロ。A/D转换模块、DDC数字下变频器模块的输出电平均为3. 3V，采用直流耦合方式连接。A/D转换模块输出数据位宽度为14位，DDC数字下变频器模块数据输入位宽度为17位。A/D转换模块的输出为TWOS补码格式，由于数据位宽对不齐，所以将A/D转换模块与DDC数 字下变频器模块的数据按照最高位对齐，DDC数字下变频器模块的多余低位下拉。參考图5，DDC数字下变频器模块与FPGA模块的互连包括DDC数字下变频器模块的输入控制互连、输出信号互连、控制信号互连。DDC数字下变频器模块包括四个输入使能引脚与FPGA模块进行输入控制互连，每片DDC数字下变频器模块共占用FPGA模块的4个3. 3V I/O管脚。本实施例中，DDC数字下变频器模块的输出信号包括A、B、C、D四个输出数据通道，每个输出数据通道分数据使能、帧同步使能、输出使能三类。DDC数字下变频器模块的输出信号还提供一路VGA/衰减控制输出通道和两个输出时钟引脚，DDC数字下变频器模块连接到FPGA模块上的信号包括A、B、C、D四个输出数据通道和两个输出时钟引脚。DDC数字下变频器模块与FPGA模块的控制信号互连包括硬件控制和微处理器接ロ控制两类。硬件控制有同步输入、同步输出、复位三种信号，共占用FPGA模块的4个3. 3VI/O管脚。微处理器接ロ控制共占用FPGA模块的23个3. 3V I/O管脚。參考图6，DSP模块对外有2个EMIF总线接ロ，分别是64 bit的EMIFA和16 bit的EMIFB。EMIFA接ロ具备与8bit、16bit、32bit、64 bit系统接ロ的功能，本实施例中，FPGA模块与DSP模块的数据通道通过DSP模块的EMIFA以直流耦合的方式互连，实现无缝连接。DSP模块控制与状态信号有复位(RESET)信号、非可屏蔽中断(匪I)信号、复位状态输出(RESETSTAT)信号、上电复位(POR)信号、GPIO[3:0]信号、TIMERl信号、TIMER2信号、IIC信号。DSP模块的AECLKIN信号引脚和AECLK0UT信号引脚连接至FPGA模块的时钟引脚。DSP模块的两路McBSP以多通道同步串ロ的形式与FPGA模块互连。參考图7，A/D转换模块与FPGA模块之间的互连需要穿过背板接插件，A/D转换模块与FPGA模块之间的控制与状态线通过OVR和RDY两个引脚连接。參考图8，PCI9054接ロ芯片完成采集卡与上位机的通信，使局部总线快速转换到CPCI总线上，且支持DMA传输模式。为满足大量图像的实时采集要求，FPGA引入FIFO (先进先出数据缓存器)，大容量FIFO实现数据缓冲，实现高流量、高速度的数据的连续采集传输，还针对不同的格式、以及不同的传输方式对数据采集进行调整，应用VerilogHDL硬件编程语言实现图像格式的编程转换。FPGA实现了总线时钟和外部时钟信号的逻辑匹配，以及FIFO操作的时序逻辑控制。本发明基于CPCI接ロ的多通道解调信号处理平台，集成模拟信号接收与数字信号发送为一体，采用并行的、独立的A/D转换模块及数字下变频器通道，DDC数字下变频器模块将传统滤波与信道化多相滤波相结合，可处理至少一路卫星移动通信的中频信号，实现Viterbi码解码方式；该信号处理平台采用软件无线电技术，通过对FPGA模块和DSP模 块编程、软件升级，实现信号处理平台功能扩展，使得该信号处理平台能够兼容不同制式、不同体制、不同速率的信号处理技术，具有更强的实用性，满足更高的需求。
权利要求
1.基于CPCI接ロ的多通道解调信号处理平台，其特征在干，该解调信号处理平台包括 多通道中频信号接收模块，用于接收多路中频模拟信号，所述多通道中频信号接收模块包括差分射频接收器，所述差分射频接收器用于将接收的不同中频模拟信号以中频模拟差分信号输出； 至少ー个A/D转换模块，所述A/D转换模块包括四片A/D转换器，A/D转换模块用于完成中频模拟信号的数字转换； 至少ー个DDC数字下变频器模块，所述DDC数字下变频器模块包括数控振荡器，所述数控振荡器连接级联积分梳状滤波器，所述级联积分梳状滤波器连接半带滤波器，所述半带滤波器连接信道化多相滤波器组，所述DDC数字下变频器模块用于滤波、信号调整和下变频处理； 与所述至少ー个DDC数字下变频器模块连接的FPGA模块，所述FPGA模块用于完成数字信号的格式转换、半带滤波、解调、解码功能； 分别与FPGA模块连接的DSP模块和CPCI接ロ模块，所述DSP模块用于完成数字信号的运算、分析，对信号进行配置计算处理、数字解调处理，CPCI接ロ模块用于输出信息； 所述A/D转换模块以直流耦合方式与DDC数字下变频器模块连接，所述DDC数字下变频器模块与FPGA模块通过输入控制、输出信号、控制信号连接，所述FPGA模块通过直流耦合方式和多通道同步串ロ形式与DSP模块连接。
2.根据权利要求I所述的基于CPCI接ロ的多通道解调信号处理平台，其特征在于，所述A/D转换模块的输入时钟由外部时钟通过接插件提供。
3.根据权利要求2所述的基于CPCI接ロ的多通道解调信号处理平台，其特征在于，所述FPGA模块还连接有FIFO，所述FIFO用于缓存数据。
全文摘要
本发明公开了一种基于CPCI接口的多通道解调信号处理平台，该解调信号处理平台包括多通道中频信号接收模块，所述多通道中频信号接收模块可以连接至少一个A/D转换模块，至少一个DDC数字下变频器模块，所述DDC数字下变频器模块连接FPGA模块，所述FPGA模块连接DSP模块和CPCI接口模块。本发明的基于CPCI接口的多通道解调信号处理平台，集成模拟信号接收与数字信号发送为一体，采用了并行、独立的A/D转换模块及DDC数字下变频器通道，可接收至少一路卫星移动通信的中频信号，实现多通道解调信号处理；该信号处理平台兼容不同制式、不同体制、不同速率的信号处理技术，具有更强的实用性。
文档编号H04B1/00GK102694557SQ20121019220
公开日2012年9月26日 申请日期2012年6月12日 优先权日2012年6月12日
发明者何戎辽, 吴伟林, 张龙, 王维军, 陈春梅 申请人:成都林海电子有限责任公司