数字预失真数据的处理的方法及装置制造方法
【专利摘要】本发明公开了一种数字预失真数据的处理方法及装置，该方法包括：FPGA三阶交调频谱检测模块对不同功率等级不同通道的数据轮训，当某个数据功率和优先级达到最大时，预采集前向数据和反馈数据进行峰值筛选，对筛选出来的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度，当确定拟合程度差时，将筛选出来的前向数据和反馈数据对齐后发送给所述DSP解算模块，进行误差向量解算，当确定误差向量高时，采集当前前向数据和反馈数据进行预处理后再进行DPD解算。通过三阶交调频谱分量检测和误差向量解算两轮有效性计算，确保采集数据的过程发生在需要进行新一轮的DPD解算的时刻，采集的数据更能反映当前时刻整体的数据特性。
【专利说明】数字预失真数据的处理的方法及装置
【技术领域】
[0001]本发明涉及通信【技术领域】，尤其涉及一种数字预失真数据的处理的方法及装置。【背景技术】
[0002]在3G/4G基站中随着信号功率的提升，基站功放的非线性现象表现的很明显，对功放的线性指标带来很大的挑战，为了减缓对硬件功放的压力，数字预失真(DigitalPre-Distortion,DPD)算法孕育而生，即在进入功放之前，在数字域对原始信号进行预失真操作，DH)的处理方法如图1所示。随着3G/4G技术的演进，在数字中频/基带进行预失真操作是大势所趋。在中频/基带进行预失真有很多技术:多项式畸变，查找表等等，这是对预失真系数在前向应用上的分类，从对数据的使用上分类:有反馈迭代DH)结构，正向迭代DPD解构。无论哪种分类，哪种解构，都涉及到前、反馈数据采集的问题，因为如果这两组数据无法采集并筛选的有效，即采集回来的数据并不能代表最近一段时刻的整体数据特性或者功放特性的话，那么解算出来的功放正/反模型也将十分不准确。但现有的数字预失真解算采集的前、反馈数据的准确性还有待进一步提高。
【发明内容】
[0003]鉴于上述的分析，本发明旨在提供一种数字预失真数据的处理的方法及装置，用以进一步提高数字预失真解算采集的前、反馈数据的准确性。
[0004]本发明的目的主要是通过以下技术方案实现的:
[0005]本发明提供了一种数字预失真数据的处理装置，该装置包括:
[0006]FPGA三阶交调频谱检测模块，用于对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，对预采集的所述前向数据和所述反馈数据进行峰值筛选，对筛选出来的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度，当确定拟合程度差时，将筛选后的前向数据和反向数据在频率、时域和复增益上对齐后发送给DSP解算模块；
[0007]所述DSP解算模块，用于对对齐后的前向数据和反向数据进行误差向量解算，当确定误差向量高时，触发Dro预处理模块；
[0008]所述Dro预处理模块，用于采集当前的前向数据和反馈数据并将采集到的上述数据进行预处理后再进行Dro解算。
[0009]优选地，所述FPGA三阶交调频谱检测模块具体用于，对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，并对预采集的所述前向数据和所述反馈数据进行峰值筛选，然后对筛选出来的反馈数据进行扫频，取预设数量的频点，将取到的频点依次混频到直流点，并分别对每个混频后的直流点进行积分求和得到其功率，把所有直流点的功率进行累加，与预设门限值进行比较，如果超过预设门限值，触发所述DSP解算模块。
[0010]其中，所述预设门限值为40-60db。[0011]优选地，所述DSP解算模块具体用于，接收对齐后的前向数据和反向数据，并对上述两种数据进行误差向量解算，当解算出来的误差向量高于4-5时，触发所述DH)预处理模块。
[0012]优选地，所述Dro预处理模块具体用于，同步采集预定数量的当前前向数据和反馈数据；对当前的反馈数据进行变频、变速，并对当前前向数据和反馈数据进行粗相关，得到相关峰最大的位置索引；然后进行精确的小数时延对齐；将当前前向数据内插到之前的N倍，并取其中一定数量的点；在相关峰位置前后相对滑动，找到相关峰的最大点，并将当前前向数据滑动到该位置；再将当前前向数据在高倍速率上与当前反馈数据进行精确对齐；然后将当前前向数据进行N倍抽取，变换回原始的信号速率，再进行Dro解算。
[0013]本发明还提供了一种数字预失真数据的处理方法，该方法应用一种数字预失真数据的处理装置，所述装置包括=FPGA三阶交调频谱检测模块、DSP解算模块和Dro预处理模块，该方法包括:
[0014]所述FPGA三阶交调频谱检测模块对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，并对预采集的前向数据和反馈数据进行峰值筛选，再对筛选出来的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度，当确定拟合程度差时，将筛选出来的前向数据和反馈数据在频率、时域和复增益上进行对齐后发送给所述DSP解算模块，所述DSP解算模块对对齐后的前向数据和反馈数据进行误差向量解算，当确定误差向量高时，所述DPD预处理模块采集当前前向数据和反馈数据，并将采集到的上述数据进行预处理后再进行DH)解算。
[0015]优选地，所述FPGA三阶交调频谱检测模块对筛选后的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度的步骤具体包括:
[0016]所述FPGA三阶交调频谱检测模块对筛选出来的反馈数据进行扫频，取预设数量的频点，并将取到的频点依次混频到直流点，然后分别对每个混频后的直流点进行积分求和得到其功率，把所有直流点的功率全部累加，与预设门限值进行比较，如果超过预设门限值，确定数字预失真和功放非线性的拟合程度差。
[0017]其中，所述预设门限值为40_60db。
[0018]优选地，所述DSP解算模块对对齐后的前向数据和反馈数据进行误差向量解算的步骤具体包括:
[0019]所述DSP解算模块接收对齐后的前向数据和反馈数据，并对上述两种数据进行误差向量解算，当解算出来的误差向量高于4-5时，确定误差向量高。
[0020]优选地，所述Dro预处理模块采集当前前向数据和反馈数据，并将采集到的上述数据进行预处理的步骤具体包括:
[0021]所述Dro预处理模块同步采集预定数量的当前前向数据和反馈数据；
[0022]对当前的反馈数据进行变频、变速；
[0023]然后对当前前向数据和反馈数据进行粗相关，得到相关峰最大的位置索引；
[0024]再进行精确的小数时延对齐；
[0025]将当前前向数据内插到之前的N倍，并取其中一定数量的点；
[0026]在相关峰位置前后相对滑动，找到相关峰的最大点，将当前的前向数据滑动到该位置；
[0027]将当前的前向数据在高倍速率上与所述反馈数据进行精确对齐；
[0028]将当前的前向数据进行N倍抽取，变换回原始的信号速率。
[0029]本发明有益效果如下:
[0030]本发明提供了一种数字预失真数据的处理方法，该方法通过三阶交调频谱分量检测和误差向量解算两轮有效性计算，确保采集数据的过程发生在需要进行新一轮的Dro解算的时刻，而不是在老预失真系数还工作良好的时候去进行新一轮的Dro解算，使采集的数据更能反映当前时刻整体的数据特性。
[0031]本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
【专利附图】
【附图说明】
[0032]图1为现有技术的Dro处理的方法框图；
[0033]图2本发明实施例1的DI3D处理的方法的流程图；
[0034]图3为本发明实施例1的DI3D处理装置示意图；
[0035]图4为本发明实施例2的DI3D处理的方法的流程图；
[0036]图5为本发明实施例3的DI3D处理装置示意图。
【具体实施方式】
[0037]下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。
[0038]本发明实施例中包括可编程门阵列(FieId-ProgrammabIe Gate Array,简称FPGA)、数字预失真(Digital Pre-Distortion,简称DPD)和数字信号处理(Digital SignalProcessing,简称 DSP)。
[0039]实施例1
[0040]本发明实施例提供了 一种数字预失真数据的处理方法，参见图2，本发明实施例是在图1所示的现有的整体环路DH)框架图的反馈ADC和混频、滤波、抽取处理的中间增加FPGA三阶交调频谱检测模块，并在复增益调整和DH)解算引擎之间增加DSP解算模块，具体如图3所示。
[0041]本发明实施例的数字预失真数据的处理方法包括:
[0042]SlOU FPGA三阶交调频谱检测模块对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，对预采集的前向数据和反馈数据进行峰值筛选，对筛选出来的反馈数据进行三阶交调频谱分量检测；
[0043]S102、FPGA三阶交调频谱检测模块判断数字预失真和功放非线性的拟合程度，如果拟合程度差，进入S103;
[0044]S103、将筛选出来的前向数据和反馈数据在频率、时域和复增益上进行对齐后发送给所述DSP解算模块；
[0045]该步骤采用的是现有技术对筛选出来的前向数据和反馈数据进行处理，本发明在此不再对该处理方法进行追溯。
[0046]S104、DSP解算模块对对齐后的前向数据和反馈数据进行误差向量解算；
[0047]S105、DSP解算模块判断误差向量是否高，当误差向量高时，进入S106 ；
[0048]S106.DPD预处理模块采集当前前向数据和反馈数据，并将采集到的上述数据进行预处理；
[0049]S107、对预处理后的数据进行DH)解算。
[0050]本发明实施例提供了一种数字预失真数据的处理方法，该方法通过三阶交调频谱分量检测和误差向量解算两轮有效性计算，确保采集数据的过程发生在需要进行新一轮的DPD解算的时刻，而不是在老预失真系数还工作良好的时候去进行新一轮的DH)解算，使采集的数据更能反映当前时刻整体的数据特性。
[0051]实施例2
[0052]本发明实施例提供了一种数字预失真数据的处理方法，参见图4，该方法包括:
[0053]基带信号经过CRF消峰和HB2降速后，进入前向DTO进行预畸变处理，再通过DAC模数转化器变为模拟信号，模拟信号经小信号链路进行放大，然后再经耦合器将小部分功放非线性信号取回反馈模数转换器ADC，接着进行以下处理步骤，具体如图3和4所示。
[0054]S201、FPGA三阶交调频谱检测模块对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，对预采集的前向数据和反馈数据进行峰值筛选，对筛选出来的反馈数据进行扫频，取预设数量的频点，将取到的频点依次混频到直流点，并分别对每个混频后的直流点进行积分求和得到其功率，把所有直流点的功率全部累加；
[0055]其中，本发明实施例的所述预设门限值为40_60db，当然本领域技术人员也可以根据实际需要对预设门限值进行其他任意设定。
[0056]S202、FPGA三阶交调频谱检测模块判断累加的所有直流点的功率是否超过预设门限值，当超过预设门限值时，进入S203 ；
[0057]S203、将筛选出来的前向数据和反馈数据在频率、时域和复增益上进行对齐后发送给所述DSP解算模块；
[0058]该步骤采用的是现有技术对筛选出来的前向数据和反馈数据进行处理，本发明在此不再对该处理方法进行追溯。
[0059]S204、DSP解算模块接收对齐后的前向数据和反馈数据，并对上述两种数据进行误
差向量解算；
[0060]S205、判断解算出来的误差向量是否高于4-5，当误差向量高于4_5，进入S206 ；
[0061]本发明实施例解算出来的误差向量高于4-5时，则确定误差向量高，本领域技术人员也可以根据实际需要进行其他任意设定。
[0062]S206、所述DH)预处理模块同步采集预定数量的当前前向数据和反馈数据；对当前反馈数据进行变频、变速；然后对当前前向数据和反馈数据进行粗相关，得到相关峰最大的位置索引；再进行精确的小数时延对齐；将当前前向数据内插到之前的N倍，并取其中一定数量的点；在相关峰位置前后相对滑动，找到相关峰的最大点，将当前的前向数据滑动到该位置；将当前的前向数据在高倍速率上与所述反馈数据进行精确对齐；将当前的前向数据进行N倍抽取，变换回原始的信号速率；[0063]S207、对预处理后的数据进行DH)解算。
[0064]本发明实施例提供了一种数字预失真数据的处理方法，通过三阶交调频谱分量检测和误差向量解算两轮的计算，确保采集数据的过程发生在需要进行新一轮的Dro解算的时刻，而不是在老预失真系数还工作良好的时候去进行新一轮的Dro解算，而且本发明实施例是对前向数据进行内插和抽取，而非反馈数据，使Dro解算的结果更准确。
[0065]实施例3
[0066]本发明实施例提供了一种数字预失真数据的处理装置，参见图5，该装置包括:
[0067]FPGA三阶交调频谱检测模块51，用于对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，对预采集的所述前向数据和所述反馈数据进行峰值筛选，并将筛选后的前向数据和反向数据在频率、时域和复增益上对齐后发送给DSP解算模块，对筛选出来的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度，当确定拟合程度差时，触发DSP解算模块；
[0068]DSP解算模块52，用于对对齐后的前向数据和反向数据进行误差向量解算，当确定误差向量高时，触发Dro预处理模块；
[0069]DPD预处理模块53，用于采集当前的前向数据和反馈数据并将采集到的上述数据进行预处理后触发Dro解算引擎50进行Dro解算。
[0070]本发明实施例提供的一种数字预失真数据的处理装置，通过三阶交调频谱分量检测和误差向量解算两轮的计算，确保采集数据的过程发生在需要进行新一轮的Dro解算的时刻，而不是在老预失真系数还工作良好的前提下还去进行新一轮的Dro解算，且采集的数据更能反映当前时刻整体的数据特性。
[0071]实施例4
[0072]本发明实施例提供了一种数字预失真数据的处理装置，该装置包括:
[0073]FPGA三阶交调频谱检测模块用于，用于对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，对预采集的所述前向数据和所述反馈数据进行峰值筛选，对筛选出来的反馈数据进行扫频，取预设数量的频点，将取到的频点依次混频到直流点，并分别对每个混频后的直流点进行积分求和得到其功率，把所有直流点的功率进行累加，与预设门限值进行比较，如果超过预设门限值，触发所述DSP解算模块；其中，所述预设门限值为40_60db ；
[0074]DSP解算模块用于，接收对齐后的前向数据和反向数据，并对上述两种数据进行误差向量解算，当解算出来的误差向量高于4-5时，触发所述DH)预处理模块。
[0075]DPD预处理模块用于，同步采集预定数量的当前前向数据和反馈数据；对当前反馈数据进行变频、变速，并对当前前向数据和反馈数据进行粗相关，得到相关峰最大的位置索引；进行精确的小数时延对齐；将当前前向数据内插到之前的N倍，并取其中一定数量的点；在相关峰位置前后相对滑动，找到相关峰的最大点，将当前前向数据滑动到该位置；将当前前向数据在高倍速率上与当前反馈数据进行精确对齐；将当前前向数据进行N倍抽取，变换回原始的信号速率，触发Dro解算引擎进行DH)解算。
[0076]综上所述，本发明实施例提供了一种数字预失真数据的处理方法及装置，通过三阶交调频谱分量检测和误差向量解算两轮的计算，确保采集数据的过程发生在需要进行新一轮的Dro解算的时刻，而不是在老预失真系数还工作良好的时候去进行新一轮的Dro解算，而且本发明实施例是对前向数据进行内插和抽取，而非反馈数据，使Dro解算的结果更准确。
[0077]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。
【权利要求】
1.一种数字预失真数据的处理装置，其特征在于，包括: FPGA三阶交调频谱检测模块，用于对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，对预采集的所述前向数据和所述反馈数据进行峰值筛选，对筛选出来的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度，当确定拟合程度差时，将筛选后的前向数据和反向数据在频率、时域和复增益上对齐后发送给DSP解算模块； 所述DSP解算模块，用于对对齐后的前向数据和反向数据进行误差向量解算，当确定误差向量高时，触发DH)预处理模块； 所述DH)预处理模块，用于采集当前的前向数据和反馈数据并将采集到的上述数据进行预处理后再进行Dro解算。
2.根据权利要求1所述的装置，其特征在于， 所述FPGA三阶交调频谱检测模块具体用于，对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，并对预采集的所述前向数据和所述反馈数据进行峰值筛选，然后对筛选出来的反馈数据进行扫频，取预设数量的频点，将取到的频点依次混频到直流点，并分别对每个混频后的直流点进行积分求和得到其功率，把所有直流点的功率进行累加，与预设门限值进行比较，如果超过预设门限值，触发所述DSP解算模块。
3.根据权利要求2所述的装置，其特征在于，所述预设门限值为40-60db。
4.根据权利要求1所述的装置，其特征在于， 所述DSP解算模块具体用于，接收对齐后的前向数据和反向数据，并对上述两种数据进行误差向量解算，当解算出来的误差向量高于4-5时，触发所述DH)预处理模块。
5.根据权利要求1-4任意一项所述的装置，其特征在于， 所述Dro预处理模块具体用于，同步采集预定数量的当前前向数据和反馈数据；对当前的反馈数据进行变频、变速，并对当前前向数据和反馈数据进行粗相关，得到相关峰最大的位置索引；然后进行精确的小数时延对齐；将当前前向数据内插到之前的N倍，并取其中一定数量的点；在相关峰位置前后相对滑动，找到相关峰的最大点，并将当前前向数据滑动到该位置；再将当前前向数据在高倍速率上与当前反馈数据进行精确对齐；然后将当前前向数据进行N倍抽取，变换回原始的信号速率，再进行Dro解算。
6.一种数字预失真数据的处理方法，其特征在于，应用一种数字预失真数据的处理装置，所述装置包括=FPGA三阶交调频谱检测模块、DSP解算模块和Dro预处理模块，则该方法包括: 所述FPGA三阶交调频谱检测模块对不同功率等级和不同通道的数据进行轮训，当某个数据的功率和优先级达到最大时，对前向数据和反馈数据进行预采集，并对预采集的前向数据和反馈数据进行峰值筛选，再对筛选出来的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度，当确定拟合程度差时，将筛选出来的前向数据和反馈数据在频率、时域和复增益上进行对齐后发送给所述DSP解算模块，所述DSP解算模块对对齐后的前向数据和反馈数据进行误差向量解算，当确定误差向量高时，所述DH)预处理模块采集当前前向数据和反馈数据，并将采集到的上述数据进行预处理后再进行DPD解算。
7.根据权利要求6所述的方法，其特征在于，所述FPGA三阶交调频谱检测模块对筛选后的反馈数据进行三阶交调频谱分量检测，判断数字预失真和功放非线性的拟合程度的步骤具体包括: 所述FPGA三阶交调频谱检测模块对筛选出来的反馈数据进行扫频，取预设数量的频点，并将取到的频点依次混频到直流点，然后分别对每个混频后的直流点进行积分求和得到其功率，把所有直流点的功率全部累加，与预设门限值进行比较，如果超过预设门限值，确定数字预失真和功放非线性的拟合程度差。
8.根据权利要求7所述的方法，其特征在于，所述预设门限值为40-60db。
9.根据权利要求6所述的方法，其特征在于，所述DSP解算模块对对齐后的前向数据和反馈数据进行误差向量解算的步骤具体包括: 所述DSP解算模块接收对齐后的前向数据和反馈数据，并对上述两种数据进行误差向量解算，当解算出来的误差向量高于4-5时，确定误差向量高。
10. 根据权利要求6-9任意一项所述的方法，其特征在于，所述DH)预处理模块采集当前前向数据和反馈数据，并将采集到的上述数据进行预处理的步骤具体包括: 所述Dro预处理模块同步采集预定数量的当前前向数据和反馈数据； 对当前的反馈数据进行变频、变速； 然后对当前前向数据和反馈数据进行粗相关，得到相关峰最大的位置索引； 再进行精确的小数时延对齐； 将当前前向数据内插到之前的N倍，并取其中一定数量的点； 在相关峰位置前后相对滑动，找到相关峰的最大点，将当前的前向数据滑动到该位置； 将当前的前向数据在高倍速率上与所述反馈数据进行精确对齐； 将当前的前向数据进行N倍抽取，变换回原始的信号速率。
【文档编号】H04L25/03GK103780523SQ201210409076
【公开日】2014年5月7日 申请日期:2012年10月24日 优先权日:2012年10月24日
【发明者】洪艺伟 申请人:中兴通讯股份有限公司