高清视频处理单元的架构的制作方法
【专利摘要】本发明涉及一种高清视频处理单元的架构，包括高清视频处理单元、图像采集外设、液晶显示器、ARM微处理器、SDRAM存储器、与图像采集外设的图像采集接口、与液晶显示器显示接口、以及分别与ARM微处理器和SDRAM存储器相连的AXI系统总线接口；所述高清视频处理单元包括视频采集模块、去方块滤波模块、DMA控制模块、系统控制模块、视频调整控制模块和高清显示模块。本发明对于同一款芯片可以按照不同用户的需求选择不同的部分进行使用，可以很好的满足大部分用户的功能，从而一款芯片通过合理配置解决了大量用户的功能需求，从成本上来讲，将会大大降低很多电子产品的设计费用，从而使设计获得更大的竞争优势，具有广阔的应用价值。
【专利说明】高清视频处理单元的架构
【技术领域】
[0001]本发明涉及高清视频处理单元的架构,属于高清视频处理的【技术领域】。
【背景技术】
[0002]随着视频与图像相关行业的发展以及平安城市等大型工程的建设，智能方便的视频图像处理技术受到越来越多的关注。视频图像处理技术源自计算机视觉技术，而视频图像的采集过程是计算机视觉技术的基础。通过对摄像机或图像采集传感器采集的视频图像序列进行分析，以达到对特定场景中的目标定位、目标识别、目标跟踪等操作，并在此基础上理解和描述目标的行为。
[0003]视频图像处理技术的研究日益成熟，视频图像处理系统逐渐向智能化、高清化和网络化方向发展。高清视频图像可以包含大量有用的图像信息，这也就为视频图像处理技术向抽象语义方向的发展奠定了处理基础。然而高清视频需要处理大量数据，这就导致软件系统的处理速度很难满足系统设计的要求，从而降低了高清视频处理的实时性。
[0004]随着市场对高清产品的需求，高清视频处理技术得到了突飞猛进的发展。很多公司都以高清视频处理技术与ASIC技术相结合，纷纷推出了自己的解决方案，设计了多款优秀的高清视频处理芯片。在未来的几年内，高清视频处理芯片的发展趋势包括:芯片功耗更低，芯片集成度更高，语义抽象层的智能分析以及更高编码效率的视频处理算法。
【发明内容】
[0005]针对现有技术的不足，本发明提供高清视频处理单元的架构。本发明所述的高清视频处理单元的架构能够实现高清视频的采集、处理及显示功能。
[0006]本发明的技术方案如下:
[0007]—种高清视频处理单元的架构，包括高清视频处理单元、图像采集外设、液晶显示器、ARM微处理器、SDRAM存储器、与图像采集外设的图像采集接口、与液晶显示器显示接口、以及分别与ARM微处理器和SDRAM存储器相连的AXI系统总线接口 ；
[0008]所述高清视频处理单元包括视频采集模块、去方块滤波模块、DMA控制模块、系统控制1?块、视频调整控制1?块和闻清显旲块；
[0009]所述图像采集外设与高清视频处理单元内部的视频采集模块相连，完成高清数据的采集任务；
[0010]所述液晶显示器与高清视频处理单元的高清视频显示模块相连，完成高清视频的显示任务；
[0011 ] 所述ARM微处理器通过AXI总线接口与系统控制模块相连，作用是对系统的控制寄存器进行读写，控制所述构架的工作任务与参数；
[0012]所述SDRAM存储器为视频数据的片外存储器，一方面DMA控制模块通过AXI接口将处理完成的视频数据写入SDRAM存储器，另一方面DMA控制模块通过AXI接口读取SDRAM存储模块内的待处理视频数据；[0013]所述DMA控制模块的任务是实现所述构架内部模块之间以及所述构架内部与构架外部SDRAM存储器之间视频数据的直接存取；所述DMA控制模块最多可被配置16个通道，每一个通道对应不同的数据传输。通道参数存储单元储存着数据传输所需要的参数，地址运算单元读取通道参数存储单元的通道参数值计算数据存取的地址。通道控制单元通过地址算法单元与通道参数存储单元生成的参数，控制FIFO控制器，读取视频数据并存储在片内FIFO中。AXI主控制器与AXI系统总线接口相连，实现DMA控制模块与外部SDRM存储器之间的数据交换；
[0014]所述视频采集模块包括采集接口控制单元与视频类型转换单元，所述采集接口控制单元通过对接口信号的控制，读取图像采集外设输出的视频数据；所述采集的数据在视频类型转换单元进行YUV与RGB色度空间，视频采样，视频数据映射的处理；处理完成的数据，通过DMA控制模块存储在SDRAM存储器中；
[0015]所述去方块滤波模块包括滤波流程控制单元、滤波存储控制单元和滤波算法实现单元，所述滤波流程控制单元控制整个滤波的过程，产生的控制信号控制滤波算法实现单元完成具体的滤波任务；滤波存储控制单元从滤波存储器中读取数据送往滤波算法实现单元，并把滤波算法实现单元处理完成的数据写入滤波存储器内；所述DMA控制模块向去方块滤波模块写入待滤波的视频数据以及读取处理完成的视频数据；
[0016]所述系统控制模块包括中断控制寄存器与任务控制寄存器；所述中断控制寄存器控制系统的中断信息，任务控制寄存器完成相应任务的使能与配置；寄存器可以通过AXI接口受ARM微处理器读写控制。
[0017]所述视频调整控制模块完成视频图像帧的缩放与旋转；所述DMA控制模块将待处理视频数据放入输入FIFO内，缩放算法单元读取输入FIFO的数据进行插值或采样处理，将处理结果写入输出FIFO ，DMA控制模块读取输出FIFO的视频数据；所述流程控制单元控制整个任务的实现过程；算法参数FIFO存储缩放算法单元所需要的处理参数；视频旋转包括旋转存储控制单元、旋转FIFO以及旋转控制单元；旋转存储单元控制旋转FIFO,完成视频数据的存取；旋转控制单元完成对旋转存储控制单元所读取数据的旋转任务；
[0018]所述高清视频显示模块包括同步显示单元、异步显示单元、显示适配器以及接口时序变换单元；所述同步显示单元支持实时性视频的同步显示；所述异步显示支持对实时性要求不高的异步显示；所述同步或异步显示单元接收所述DMA控制模块的显示视频数据，经过同步或异步处理，将视频数据发送到显示适配器完成视频数据帧行同步时序与具体接口的时序转换；所述接口时序变换单元与适配器之间进行仲裁应答，数据传输以及时序控制的接口转换，将显示视频数据送到外部的液晶显示器进行显示。
[0019]本发明的有益效果是:
[0020]1、本发明是基于一款大型SOC的设计项目，通过设计、验证、综合以及版图等设计流程，最终进行流片量产。第一，高清视频处理单元以全硬件方式实现，其中实现了众多常用的软件算法。对这些算法的理论研究与创新对其他算法的硬件实现具有重要的借鉴意义。第二，本系统目标为高清视频，需要对巨大的数据进行相应处理，对系统数据的存取带宽具有很高的要求。对系统存储架构的研究有利于用于其他大数据芯片中。第三，系统控制结构复杂，简单的寄存器不能存储所有系统运行的所需的参数，所以引入参数存储器储存算法执行过程中所需要的参数，并且可以随时存取，大大提高了系统的运行效率。第四，数据缓存作为片内存储单元，为不同子模块之间时钟的同步发挥了巨大作用，通过流水线、状态机以及乒乓操作等技术很好的实现了芯片设计的功能。
[0021]2、本发明中视频处理单元的设计重点考虑了存储、架构组成、总线、仲裁方案、算法的硬件实现等方面。视频的前处理与处理过程是所有视频处理系统所必需的组成部分，如视频监控系统必须以视频的采集与显示作为基本组成部分。ASIC设计方法把要实现的功能集成到一个小的芯片上，整个系统拥有软件设计所不足的性能优势、低能耗优势，低复杂度，优势等，从整个系统的稳定性以及设计价格等多个方面考虑也具有传统软件设计方式所不比的优势。对于同一款芯片可以按照不同用户的需求选择不同的部分进行使用，可以很好的满足大部分用户的功能，从而一款芯片通过合理配置解决了大量用户的功能需求，从成本上来讲，将会大大降低很多电子产品的设计费用，从而使设计获得更大的竞争优势，具有广阔的应用价值。
【专利附图】
【附图说明】
[0022]图1是高清视频处理单元架构的系统框图。
【具体实施方式】
[0023]下面结合实施例和说明书附图对本发明做详细的说明，但不限于此。
[0024]实施例、
[0025]一种高清视频处理单元的架构，包括高清视频处理单元、图像采集外设、液晶显示器、ARM微处理器、SDRAM存储器、与图像采集外设的图像采集接口、与液晶显示器显示接口、以及分别与ARM微处理 器和SDRAM存储器相连的AXI系统总线接口 ；
[0026]所述高清视频处理单元包括视频采集模块、去方块滤波模块、DMA控制模块、系统控制1?块、视频调整控制1?块和闻清显旲块；
[0027]所述图像采集外设与高清视频处理单元内部的视频采集模块相连，完成高清数据的采集任务；
[0028]所述液晶显示器与高清视频处理单元的高清视频显示模块相连，完成高清视频的显示任务；
[0029]所述ARM微处理器通过AXI总线接口与系统控制模块相连，作用是对系统的控制寄存器进行读写，控制所述构架的工作任务与参数；
[0030]所述SDRAM存储器为视频数据的片外存储器，一方面DMA控制模块通过AXI接口将处理完成的视频数据写入SDRAM存储器，另一方面DMA控制模块通过AXI接口读取SDRAM存储模块内的待处理视频数据；
[0031]所述DMA控制模块的任务是实现所述构架内部模块之间以及所述构架内部与构架外部SDRAM存储器之间视频数据的直接存取；所述DMA控制模块最多可被配置16个通道，每一个通道对应不同的数据传输。通道参数存储单元储存着数据传输所需要的参数，地址运算单元读取通道参数存储单元的通道参数值计算数据存取的地址。通道控制单元通过地址算法单元与通道参数存储单元生成的参数，控制FIFO控制器，读取视频数据并存储在片内FIFO中。AXI主控制器与AXI系统总线接口相连，实现DMA控制模块与外部SDRM存储器之间的数据交换；[0032]所述视频采集模块包括采集接口控制单元与视频类型转换单元，所述采集接口控制单元通过对接口信号的控制，读取图像采集外设输出的视频数据；所述采集的数据在视频类型转换单元进行YUV与RGB色度空间，视频采样，视频数据映射的处理；处理完成的数据，通过DMA控制模块存储在SDRAM存储器中；
[0033]所述去方块滤波模块包括滤波流程控制单元、滤波存储控制单元和滤波算法实现单元，所述滤波流程控制单元控制整个滤波的过程，产生的控制信号控制滤波算法实现单元完成具体的滤波任务；滤波存储控制单元从滤波存储器中读取数据送往滤波算法实现单元，并把滤波算法实现单元处理完成的数据写入滤波存储器内；所述DMA控制模块向去方块滤波模块写入待滤波的视频数据以及读取处理完成的视频数据；
[0034]所述系统控制模块包括中断控制寄存器与任务控制寄存器；所述中断控制寄存器控制系统的中断信息，任务控制寄存器完成相应任务的使能与配置；寄存器可以通过AXI接口受ARM微处理器读写控制。
[0035]所述视频调整控制模块完成视频图像帧的缩放与旋转；所述DMA控制模块将待处理视频数据放入输入FIFO内，缩放算法单元读取输入FIFO的数据进行插值或采样处理，将处理结果写入输出FIFO，DMA控制模块读取输出FIFO的视频数据；所述流程控制单元控制整个任务的实现过程；算法参数FIFO存储缩放算法单元所需要的处理参数；视频旋转包括旋转存储控制单元、旋转FIFO以及旋转控制单元；旋转存储单元控制旋转FIFO,完成视频数据的存取；旋转控制单元完成对旋转存储控制单元所读取数据的旋转任务；
[0036] 所述高清视频显示模块包括同步显示单元、异步显示单元、显示适配器以及接口时序变换单元；所述同步显示单元支持实时性视频的同步显示；所述异步显示支持对实时性要求不高的异步显示；所述同步或异步显示单元接收所述DMA控制模块的显示视频数据，经过同步或异步处理，将视频数据发送到显示适配器完成视频数据帧行同步时序与具体接口的时序转换；所述接口时序变换单元与适配器之间进行仲裁应答，数据传输以及时序控制的接口转换，将显示视频数据送到外部的液晶显示器进行显示。
【权利要求】
1.一种高清视频处理单元的架构,其特征在于,该高清视频处理单元的架构包括高清视频处理单元、图像采集外设、液晶显示器、ARM微处理器、SDRAM存储器、与图像采集外设的图像采集接口、与液晶显示器显示接口、以及分别与ARM微处理器和SDRAM存储器相连的AXI系统总线接口 ； 所述高清视频处理单元包括视频采集模块、去方块滤波模块、DMA控制模块、系统控制丰旲块、视频调整控制1?块和闻清显不1旲块； 所述图像采集外设与高清视频处理单元内部的视频采集模块相连，完成高清数据的采集任务； 所述液晶显示器与高清视频处理单元的高清视频显示模块相连，完成高清视频的显示任务； 所述ARM微处理器通过AXI总线接口与系统控制模块相连，作用是对系统的控制寄存器进行读写，控制所述构架的工作任务与参数； 所述SDRAM存储器为视频数据的片外存储器，一方面DMA控制模块通过AXI接口将处理完成的视频数据写入SDRAM存储器，另一方面DMA控制模块通过AXI接口读取SDRAM存储模块内的待处理视频数据； 所述DMA控制模块的任务是实现所述构架内部模块之间以及所述构架内部与构架外部SDRAM存储器之间视频数据的直接存取； 所述视频采集模块 包括采集接口控制单元与视频类型转换单元，所述采集接口控制单元通过对接口信号的控制，读取图像采集外设输出的视频数据；所述采集的数据在视频类型转换单元进行YUV与RGB色度空间，视频采样，视频数据映射的处理；处理完成的数据，通过DMA控制模块存储在SDRAM存储器中； 所述去方块滤波模块包括滤波流程控制单元、滤波存储控制单元和滤波算法实现单元，所述滤波流程控制单元控制整个滤波的过程，产生的控制信号控制滤波算法实现单元完成具体的滤波任务；滤波存储控制单元从滤波存储器中读取数据送往滤波算法实现单元，并把滤波算法实现单元处理完成的数据写入滤波存储器内；所述DMA控制模块向去方块滤波模块写入待滤波的视频数据以及读取处理完成的视频数据； 所述系统控制模块包括中断控制寄存器与任务控制寄存器；所述中断控制寄存器控制系统的中断信息，任务控制寄存器完成相应任务的使能与配置； 所述视频调整控制模块完成视频图像帧的缩放与旋转；所述DMA控制模块将待处理视频数据放入输入FIFO内，缩放算法单元读取输入FIFO的数据进行插值或采样处理，将处理结果写入输出FIFO，DMA控制模块读取输出FIFO的视频数据；所述流程控制单元控制整个任务的实现过程；算法参数FIFO存储缩放算法单元所需要的处理参数；视频旋转包括旋转存储控制单元、旋转FIFO以及旋转控制单元；旋转存储单元控制旋转FIFO,完成视频数据的存取；旋转控制单元完成对旋转存储控制单元所读取数据的旋转任务； 所述高清视频显示模块包括同步显示单元、异步显示单元、显示适配器以及接口时序变换单元；所述同步显示单元支持实时性视频的同步显示；所述异步显示支持对实时性要求不高的异步显示；所述同步或异步显示单元接收所述DMA控制模块的显示视频数据,经过同步或异步处理，将视频数据发送到显示适配器完成视频数据帧行同步时序与具体接口的时序转换；所述接口时序变换单元与适配器之间进行仲裁应答，数据传输以及时序控制的接口转换，将 显示视频数据送到外部的液晶显示器进行显示。
【文档编号】H04N7/18GK104023202SQ201410100057
【公开日】2014年9月3日 申请日期:2014年3月18日 优先权日:2014年3月18日
【发明者】周莉, 康晓, 孙涛 申请人:山东大学