一种可实现外触发的tdi-ccd驱动信号发生器的制造方法
【专利摘要】一种可实现外触发的TDI-CCD驱动信号发生器，该外触发TDI-CCD驱动信号发生器包括外触发信号处理模块、外触发CCD驱动信号发生模块，其中，外触发CCD驱动信号发生模块包括晶振、分频模块、RG脉冲发生模块、1536计数模块、包络线产生模块和与非门时序合成模块；其实现了可由外部触发任意改变TDI-CCD的信号转移速度，与传统的CCD驱动信号发生器相比，可采集外部移动物体的速度信号脉冲，通过外触发改变CCD的内部转移时钟信号，即改变CCD的积分时间，实现CCD内部信号的转移速度和移动物体的扫描速度实时精确匹配，使整体信号发生电路的作用大大提高，并对移动物体进行X射线成像，提高成像清晰度，扩大驱动电路的适用范围。
【专利说明】-种可实现外触发的TDI-CCD驱动信号发生器
【技术领域】
[0001] 本发明涉及一种信号发生器，属于驱动信号输出领域，尤其涉及一种可实现外触 发的TDI-C⑶驱动信号发生器。
【背景技术】
[0002] TDI_CCD(Time Delay Integration Charge Coupled Devices，时间延迟积分型电 荷耦合器件）是一种特殊的线阵光电传感器，它利用时间延迟积分技术对同一目标多次曝 光，可在低照度的条件下获得高灵敏度、高空间分辨率的图像。与普通线阵光电传感器相 t匕，TDI-CO)具有积分时间延迟（Time Delay Integration, TDI)功能，能对同一目标进行 多次曝光，并通过延时积分的方法来增强光能的收集，能够实现对移动物体的X射线成像。 相对于普通线阵光电传感器具有许多技术和性能上的优点：高数据输出率、高输出信噪比、 宽动态范围。它可以在不牺牲空间分辨率和数据读出率的同时增加输出信号的灵敏度，在 低照度环境下可获得高质量的图像信息。因此，TDI-CCD被广泛用于高速、微光和遥感等诸 多领域。
[0003] TDI-C⑶价格昂贵，驱动C⑶正常工作所需的驱动信号复杂，目前应用的TDI-C⑶ 驱动电路一般包括晶振、逻辑信号电路以及信号调理电路。TDI-CCD所需的工作驱动脉冲由 逻辑信号电路借助于软件开发产生的，通过信号调理电路调理驱动脉冲的水平点位，实现 驱动TDI-CCD正常工作。如图1所示，晶振为逻辑器件提供全局时钟，逻辑信号电路的时序 周期是固定的，使TDI-CCD的积分时间不可调，即CCD的信号转移速度固定，不能由外部触 发改变CCD的信号转移速度，使TDI-CCD的内部转移信号速度与外部移动的物体扫描速度 不能实时匹配，造成对移动物体的X射线成像不清晰，限制了 TDI-C⑶的应用。
【发明内容】
[0004] 针对现有的上述问题，本发明的目的在于提供了一种可实现外触发的TDI-C⑶驱 动信号发生器，其实现了可由外部触发任意改变TDI-CCD的信号转移速度，与传统的CCD驱 动信号发生器相比，可采集外部移动物体的速度信号脉冲，通过外触发改变CCD的内部转 移时钟信号，即改变CCD的积分时间，实现CCD内部信号的转移速度和移动物体的扫描速度 实时精确匹配，使整体信号发生电路的作用大大提高，并对移动物体进行X射线成像，提高 成像清晰度，扩大驱动电路的适用范围。
[0005] 为实现上述目的，本发明采用的技术方案为一种可实现外触发的TDI-C⑶驱动信 号发生器，该外触发TDI-C⑶驱动信号发生器包括外触发信号处理模块、外触发C⑶驱动 信号发生模块，其中，外触发C⑶驱动信号发生模块包括晶振、分频模块、RG脉冲发生模块、 1536计数模块、包络线产生模块和与非门时序合成模块。其连接关系为：外触发信号输入 给外触发信号处理模块，得到CCD垂直转移脉冲PV1、PV2,并得到计数触发脉冲F1，F1接入 1536计数模块，用以对计数模块触发计数的启动，晶振产生时钟信号接入分频模块，产生三 路分频信号，接入RG脉冲发生模块，用以产生没有计数的RG复位脉冲RG1 ;分频模块输出 的一路分频信号Pa/bHl，接入计数模块进行1536计数，在计数模块产生计数脉冲，计数脉 冲进入包络线产生模块产生1536计数的包络线和复位脉冲，复位脉冲接入1536计数模块 对计数进行复位清除，1536计数的包络线信号接入与非门时序合成模块，与Pa/bHl和RG1 做与门处理就得到了 1536计数的CCD水平转移驱动脉冲和复位脉冲。
[0006] 外触发信号处理模块，通过对外触发信号的处理得到(XD垂直转移脉冲PV1、PV2， 并得到计数触发脉冲，用以触发外触发驱动板的计数；所述的外触发信号由外部采集得到， 接入单稳态触发器74LS123的正触发输入端，为了改善脉冲宽度的精度和重复性，在Rext 和VCC之间外接1K电阻，在Cext和Rext之间接100PF的电容，得到CCD垂直转移脉冲PV1、 PV2, PV2经与非门芯片74LS00处理得到计数触发脉冲F1，用以对计数模块触发计数的启 动。
[0007] 分频模块，通过分频电路对晶振产生的时钟信号进行分频，得到没有计数的Pa/bH 水平驱动信号Pa/bHl，其中分出三路信号给RG脉冲发生模块，用以产生没有计数的RG复位 脉冲RG1。所述的晶振发出CLK信号给分频芯片74HC393输入端，分别进行2、4、8分频输出 三路信号，其中8分频得到的是没有计数的Pa/bH水平驱动信号Pa/bHl。
[0008] RG脉冲发生模块，由分频模块产生的三路信号接入RG脉冲发生模块，用以产生没 有计数的RG复位脉冲RG1。所述的三路信号接入3-8译码器74HC138输入端，输出没有计 数的RG复位脉冲RG1。
[0009] 1536计数模块，Pa/bHl信号接入计数模块进行1536计数，在计数模块产生计数脉 冲，通过外触发信号处理模块产生的计数触发脉冲对计数模块触发计数的启动。所述的Pa/ bHl接入分频芯片74HC393的输入端，得到以256计数的计数脉冲，接入计数芯片74LS290， 产生以1536计数的计数脉冲C1，经与非门时序模块产生的1536计数脉冲C2传输到包络 线产生模块产生1536包络线B1。其中，由外触发信号处理模块得到的PV2经与非门芯片 74LS00处理得到计数触发脉冲F1，用以对74LS290触发计数的启动和复位。
[0010] 包络线产生模块，计数脉冲C2进入包络线产生模块产生1536计数的包络线。所 述的以1536计数的计数脉冲经过与非门电路产生的计数脉冲C2接入双上升沿D触发器 74HC74作为时钟输入端，输出1536计数的包络线B1，三极管2N3904起开关导通作用。
[0011] 与非门时序合成模块，1536计数的包络线B1与Pa/bHl和RG1做与门处理就得到 了 1536计数的CCD水平转移驱动脉冲和复位脉冲。所述的1536计数的包络线B1经与非 门芯片74LS00与Pa/bHl和RG1做与门处理得到1536计数的C⑶水平转移驱动脉冲PA/ BH1和复位脉冲RG ;C1经非门芯片74LS00处理再与VCC、N1与非门处理得到的信号，再经 非门芯片74LS00与PV2、VCC做处理得到计数脉冲C2 ;Pa/bHl经反向器74LS04得到的信号 接入非门芯片74LS00,与1536包络线信号B1进行与非门处理，得到的信号再进行与非门处 理得到1536计数的C⑶水平转移驱动脉冲PA/BH2。
[0012] 在外触发信号处理模块和时序合成模块中得到的驱动信号共11路输出信号，四 路垂直转移时钟PAV1、PBV1、PAV2、PBV2和四路水平转移时钟PAH1、PBH1、PAH2、PBH2,以及 复位脉冲（RG)，转移脉冲（TG)和累加脉冲（SG)，此即为TDI-CCD所需的所有驱动信号，其 中PAV1、PBV1信号相同，PAV2、PBV2和TG信号相同，PAH1、PBH1和SG信号相同，PAH2、PBH2 信号相同，PAV1 和 PBV1 统称 PV1，PAV2 和 PBV2 统称 PV2, PAH1 和 PBH1 统称 PA/BH1，PAH2 和 PBH2 统称 PA/BH2。
[0013] 与现有技术相比本发明具有以下有益效果。
[0014] 1、此驱动电路能够驱动TDI-C⑶正常工作，对移动的物体进行X线成像，通过采集 移动物体的速度信号脉冲，经过外触发信号处理得到计数触发信号，用以触发外触发驱动 板的计数，改变CCD的内部转移时钟信号，即改变CCD的积分时间，使CCD内部信号的转移 速度和移动物体的扫描速度实时精确匹配，提高成像清晰度，扩大驱动电路的适用范围。
[0015] 2、通过外触发TDI-C⑶的驱动电路，有效地改善了通过调节驱动电路的积分时间 的繁琐过程，与现有的TDI-CCD驱动信号发生器相比，具有操作简单、实用，调试时间短、应 用更广泛等优点。
【专利附图】
【附图说明】
[0016] 图1为不可外触发的TDI-C⑶驱动电路流程图。
[0017] 图2为可外触发的TDI-C⑶驱动电路流程图。
[0018] 图3为外触发信号处理电路原理图。
[0019] 图4为分频模块电路原理图。
[0020] 图5为RG脉冲发生模块电路原理图。
[0021] 图6为1536计数模块电路原理图。
[0022] 图7为包络线产生模块电路原理图。
[0023] 图8为与非门时序合成模块电路原理图。
【具体实施方式】
[0024] 下面结合附图和实施例对本发明作进一步说明。
[0025] 本发明所述的可实现外触发的TDI-C⑶驱动信号发生器如图2所示包括外触发信 号处理模块和外触发CCD驱动信号发生模块。其中，外触发信号处理模块，S卩外触发信号冲 脉接入，通过对外触发信号的处理得到，(XD垂直转移脉冲P1V、PV2。并得到计数触发信号， 用以触发外触发驱动板的计数。外触发CCD驱动信号发生模块包括晶振、分频模块、RG脉 冲发生模块、1536计数模块、包络线产生模块和与非门时序合成模块。
[0026] 外触发信号处理模块：如图3所不，包括两个1K电阻、两个100PF的电容和一个单 稳态触发器74LS123。外触发信号从INPUT接入到74LS123的2管脚和10管脚作为输入 端，74LS123的VCC和GND分别接高和地，输入端1管脚和9管脚接地，直接清除端3管脚和 11管脚接VCC，6管脚接电容一端，7管脚接电阻和电容的另一端，14管脚和15管脚接另一 电容的两端。输出端5管脚和13管脚输出垂直转移时钟PA/BV1，4管脚和12管脚输出垂 直转移时钟PA/BV2,转移脉冲TG和PA/BV2信号相同。输出端输出的垂直转移时钟PA/BV2 经与非门芯片74LS00处理得到计数触发脉冲F1，用以对计数模块触发计数的启动。
[0027] 晶振：所用晶振为频率20MHZ的有源晶振。
[0028] 分频模块：如图4所示，包括分频芯片74HC393。1管脚VCC接5V高电位，晶振4管 脚接地，输入的时钟信号3管脚输出时钟信号接74HC393的13管脚作为输入信号，74HC393 的VCC和GND分别接高和地，CL接地，随后对输入信号进行2、4、8分频处理得到没有计数 的水平驱动信号Pa/bH2,其中11管脚、10管脚和9管脚分别对应由2、4、8分频处理得到的 三路信号SI、S2和Pa/bHl，产生的SI、S2和Pa/bHl接入RG脉冲发生模块作为输入信号。
[0029] RG脉冲发生模块：如图5所示，包括3-8译码器74HC138芯片。由分频模块产生 的三路信号Pa/bHl、S1和S2分别接入74HC138的1管脚、2管脚和3管脚作为输入信号， 74HC138的4管脚和5管脚接地，6管脚接高，74HC138的VCC和GND分别接高和地，从10管 脚产生没有计数的复位脉冲RG1。
[0030] 1536计数模块：如图6所示，包括分频芯片74HC393和计数芯片74LS290。由分频 模块产生的Pa/bHl信号接入74HC393的13管脚作为输入端，74HC393的VCC和GND分别接 高和地，CL接地，A2输入端的输出端8管脚接1管脚作为A1输入端，其输出端6管脚产生 256计数脉冲，接74LS290的10管脚作为计数脉冲输入端；74LS290的VCC和GND分别接高 和地，异步置9端1管脚和3管脚接地，11管脚接9管脚，保证进行十进制计数，从输出端4 管脚和5管脚产生1536计数脉冲C1，经与非门时序模块产生的1536计数脉冲C2传输到包 络线产生模块产生1536包络线B1。其中，由外触发信号处理模块得到的PV2经与非门芯片 74LS00处理得到计数触发脉冲F1，接74LS290的复位端12管脚和13管脚用以对74LS290 触发计数的启动和复位。
[0031] 包络线产生模块：如图7所示，包括双上升沿D触发器74HC74、一个三极管2N3904 和一个1K电阻。74HC74的VCC和GND分别接高和地，直接置位端和直接复位端10管脚和 13管脚接高，8管脚接12管脚，11管脚接1536计数脉冲C2作为时钟输入端，输出端9管脚 产生1536包络线B1，三极管2N3904起开关导通作用。
[0032] 与非门时序合成模块：如图8所示，包括三片逻辑芯片74LS00 (74LS00-1、 74LS00-2、74LS00-3)和一片反向器74LS04。74LS00-1的VCC和GND分别接高和地，由计数 芯片74LS290输出端的4管脚和5管脚输出计数脉冲C1分别接74LS00-1的1管脚和2管 脚作与非门处理，其输出3管脚接4管脚和13管脚，5管脚接高，输出6管脚10管脚，与9 管脚接信号N1做与非门处理，输出8管脚接74LS00-2的13管脚作为输入，12管脚接垂直 转移时钟PA/BV2,与13管脚做与非门处理得到11管脚接74LS290的复位端12管脚和13 管脚用以对74LS290触发计数的启动和复位；74LS00-2的VCC和GND分别接高和地，1管脚 和4管脚接1536包络线信号B1，2管脚接没有计数的复位脉冲RG1，5管脚接没有计数的水 平驱动信号Pa/bHl，从3管脚和6管脚输出1536计数的复位脉冲RG和1536计数的水平驱 动信号PA/BH1，12管脚接垂直转移时钟PA/BV2,11管脚接10管脚，9管脚接高，从8管脚输 出计数脉冲作为74HC74的时钟信号C2,累加脉冲SG和PA/BH1信号相同；74LS04的VCC和 GND分别接高和地，1管脚接没有计数的水平驱动信号Pa/bHl，2管脚输出的-Pa/bHl信号 接74LS00-3的8管脚输入用以产生没有计数的水平驱动信号Pa/bH2 ;74LS00-3的VCC和 GND分别接高和地，1管脚和2管脚分别接垂直转移时钟PA/BV1和PA/BV2,输出3管脚接4 管脚，5管脚接从74LS04的2管脚输出的-Pa/bHl信号与10管脚接1536包络线信号B1与 非门处理得到输出的8管脚，4管脚与5管脚做与非门处理得到输出的6管脚接12管脚作 为输入，与13管脚接高做与非门处理，从11管脚输出1536计数的水平驱动信号PA/BH2。
[0033] 整个电路设计由外触发得到了所需的TDI-C⑶所有的驱动信号。
【权利要求】
1. 一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于：该外触发TDI-CCD驱 动信号发生器包括外触发信号处理模块、外触发C⑶驱动信号发生模块，其中，外触发(XD 驱动信号发生模块包括晶振、分频模块、RG脉冲发生模块、1536计数模块、包络线产生模块 和与非门时序合成模块；其连接关系为：外触发信号输入给外触发信号处理模块，得到CCD 垂直转移脉冲PV1、PV2,并得到计数触发脉冲Fl，F1接入1536计数模块，用以对计数模块 触发计数的启动，晶振产生时钟信号接入分频模块，产生三路分频信号，接入RG脉冲发生 模块，用以产生没有计数的RG复位脉冲RG1 ;分频模块输出的一路分频信号Pa/bHl，接入计 数模块进行1536计数，在计数模块产生计数脉冲，计数脉冲进入包络线产生模块产生1536 计数的包络线和复位脉冲，复位脉冲接入1536计数模块对计数进行复位清除，1536计数的 包络线信号接入与非门时序合成模块，与Pa/bHl和RG1做与门处理就得到了 1536计数的 CCD水平转移驱动脉冲和复位脉冲。
2. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： 外触发信号处理模块，通过对外触发信号的处理得到CCD垂直转移脉冲PV1、PV2,并得到计 数触发脉冲，用以触发外触发驱动板的计数；所述的外触发信号由外部采集得到，接入单稳 态触发器74LS123的正触发输入端，为了改善脉冲宽度的精度和重复性，在Rext和VCC之 间外接1K电阻，在Cext和Rext之间接100PF的电容，得到CCD垂直转移脉冲PV1、PV2, PV2 经与非门芯片74LS00处理得到计数触发信号F1，用以对计数模块触发计数的启动。
3. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： 分频模块，通过分频电路对晶振产生的时钟信号进行分频，得到没有计数的Pa/bH水平驱 动信号Pa/bHl，其中分出三路信号给RG脉冲发生模块，用以产生没有计数的RG复位脉冲 RG1 ;所述的晶振发出CLK信号给分频芯片74HC393输入端，分别进行2、4、8分频输出三路 信号，其中8分频得到的是没有计数的Pa/bH水平驱动信号Pa/bHl。
4. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： RG脉冲发生模块，由分频模块产生的三路信号接入RG脉冲发生模块，用以产生没有计数的 RG复位脉冲RG1 ;所述的三路信号接入3-8译码器74HC138输入端，输出没有计数的RG复 位脉冲RG1。
5. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： 1536计数模块，Pa/bHl信号接入计数模块进行1536计数，在计数模块产生计数脉冲，通过 外触发信号处理模块产生的计数触发脉冲对计数模块触发计数的启动；所述的Pa/bHl接 入分频芯片74HC393的输入端，得到以256计数的计数脉冲，接入计数芯片74LS290,产生以 1536计数的计数脉冲C1，经与非门时序模块产生的1536计数脉冲C2传输到包络线产生模 块产生1536包络线B1 ;其中，由外触发信号处理模块得到的PV2经与非门芯片74LS00处 理得到计数触发脉冲F1，用以对74LS290触发计数的启动和复位。
6. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在 于：包络线产生模块，计数脉冲C2进入包络线产生模块产生1536计数的包络线；所述的以 1536计数的计数脉冲经过与非门电路产生的计数脉冲C2接入双上升沿D触发器74HC74作 为时钟输入端，输出1536计数的包络线B1，三极管2N3904起开关导通作用。
7. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： 与非门时序合成模块，1536计数的包络线B1与Pa/bHl和RG1做与门处理就得到了 1536 计数的CCD水平转移驱动脉冲和复位脉冲；所述的1536计数的包络线B1经与非门芯片 74LS00与Pa/bHl和RG1做与门处理得到1536计数的C⑶水平转移驱动脉冲PA/BH1和复 位脉冲RG ;C1经非门芯片74LS00处理再与VCC、N1与非门处理得到的信号，再经非门芯片 74LS00与PV2、VCC做处理得到计数脉冲C2 ;Pa/bHl经反向器74LS04得到的信号接入非门 芯片74LS00,与1536包络线信号B1进行与非门处理，得到的信号再进行与非门处理得到 1536计数的C⑶水平转移驱动脉冲PA/BH2。
8. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： 在外触发信号处理模块和时序合成模块中得到的驱动信号共11路输出信号，四路垂直转 移时钟PAV1、PBV1、PAV2、PBV2和四路水平转移时钟PAH1、PBH1、PAH2、PBH2,以及复位脉冲 RG，转移脉冲TG和累加脉冲SG，此即为TDI-CXD所需的所有驱动信号，其中PAV1、PBV1信 号相同，PAV2、PBV2和TG信号相同，PAH1、PBH1和SG信号相同，PAH2、PBH2信号相同，PAV1 和 PBV1 统称 PV1，PAV2 和 PBV2 统称 PV2，PAH1 和 PBH1 统称 PA/BH1，PAH2 和 PBH2 统称 PA/ BH2。
9. 根据权利要求1所述的一种可实现外触发的TDI-CCD驱动信号发生器，其特征在于： 本发明所述的可实现外触发的TDI-CCD驱动信号发生器包括外触发信号处理模块和外触 发CCD驱动信号发生模块；其中，外触发信号处理模块，S卩外触发信号冲脉接入，通过对外 触发信号的处理得到，CCD垂直转移脉冲P1V、PV2 ;并得到计数触发脉冲，用以触发外触发 驱动板的计数；外触发CCD驱动信号发生模块包括晶振、分频模块、RG脉冲发生模块、1536 计数模块、包络线产生模块和与非门时序合成模块； 外触发信号处理模块：包括两个1K电阻、两个100PF的电容和一个单稳态触发器 74LS123 ;外触发信号从INPUT接入到74LS123的2管脚和10管脚作为输入端，74LS123的 VCC和GND分别接高和地，输入端1管脚和9管脚接地，直接清除端3管脚和11管脚接VCC， 6管脚接电容一端，7管脚接电阻和电容的另一端，14管脚和15管脚接另一电容的两端；输 出端5管脚和13管脚输出垂直转移时钟PA/BV1，4管脚和12管脚输出垂直转移时钟PA/ BV2,转移脉冲TG和PA/BV2信号相同；输出端输出的垂直转移时钟PA/BV2经与非门芯片 74LS00处理得到计数触发脉冲F1，用以对计数模块触发计数的启动； 晶振：所用晶振为频率20MHZ的有源晶振； 分频模块：包括分频芯片74HC393 ; 1管脚VCC接5V高电位，晶振4管脚接地，输入的时 钟信号3管脚输出时钟信号接74HC393的13管脚作为输入信号，74HC393的VCC和GND分 别接高和地，CL接地，随后对输入信号进行2、4、8分频处理得到没有计数的水平驱动信号 Pa/bH2,其中11管脚、10管脚和9管脚分别对应由2、4、8分频处理得到的三路信号SI、S2 和Pa/bHl，产生的SI、S2和Pa/bHl接入RG脉冲发生模块作为输入信号； RG脉冲发生模块：包括3-8译码器74HC138芯片；由分频模块产生的三路信号Pa/bHl、 S1和S2分别接入74HC138的1管脚、2管脚和3管脚作为输入信号，74HC138的4管脚和5 管脚接地，6管脚接高，74HC138的VCC和GND分别接高和地，从10管脚产生没有计数的复 位脉冲RG1 ; 1536计数模块：包括分频芯片74HC393和计数芯片74LS290 ;由分频模块产生的Pa/ bHl信号接入74HC393的13管脚作为输入端，74HC393的VCC和GND分别接高和地，CL接 地，A2输入端的输出端8管脚接1管脚作为A1输入端，其输出端6管脚产生256计数脉冲， 接74LS290的10管脚作为计数脉冲输入端；74LS290的VCC和GND分别接高和地，异步置9 端1管脚和3管脚接地，11管脚接9管脚，保证进行十进制计数，从输出端4管脚和5管脚 产生1536计数脉冲C1，经与非门时序模块产生的1536计数脉冲C2传输到包络线产生模块 产生1536包络线B1 ;其中，由外触发信号处理模块得到的PV2经与非门芯片74LS00处理 得到计数触发脉冲F1，接74LS290的复位端12管脚和13管脚用以对74LS290触发计数的 启动和复位； 包络线产生模块：包括双上升沿D触发器74HC74、一个三极管2N3904和一个1K电阻； 74HC74的VCC和GND分别接高和地，直接置位端和直接复位端10管脚和13管脚接高，8管 脚接12管脚，11管脚接1536计数脉冲C2作为时钟输入端，输出端9管脚产生1536包络线 B1，三极管2N3904起开关导通作用； 与非门时序合成模块：包括三片逻辑芯片74LS00和一片反向器74LS04 ;74LS00-1的 VCC和GND分别接高和地，由计数芯片74LS290输出端的4管脚和5管脚输出计数脉冲C1 分别接74LS00-1的1管脚和2管脚作与非门处理，其输出3管脚接4管脚和13管脚，5管 脚接高，输出6管脚10管脚，与9管脚接信号N1做与非门处理，输出8管脚接74LS00-2的 13管脚作为输入，12管脚接垂直转移时钟PA/BV2,与13管脚做与非门处理得到11管脚接 74LS290的复位端12管脚和13管脚用以对74LS290触发计数的启动和复位；74LS00-2的 VCC和GND分别接高和地，1管脚和4管脚接1536包络线信号B1，2管脚接没有计数的复位 脉冲RG1，5管脚接没有计数的水平驱动信号Pa/bHl，从3管脚和6管脚输出1536计数的 复位脉冲RG和1536计数的水平驱动信号PA/BH1，12管脚接垂直转移时钟PA/BV2,11管脚 接10管脚，9管脚接高，从8管脚输出计数脉冲作为74HC74的时钟信号C2,累加脉冲SG和 PA/BH1信号相同；74LS04的VCC和GND分别接高和地，1管脚接没有计数的水平驱动信号 Pa/bHl，2管脚输出的-Pa/bHl信号接74LS00-3的8管脚输入用以产生没有计数的水平驱 动信号Pa/bH2 ;74LS00-3的VCC和GND分别接高和地，1管脚和2管脚分别接垂直转移时 钟PA/BV1和PA/BV2,输出3管脚接4管脚，5管脚接从74LS04的2管脚输出的-Pa/bHl信 号与10管脚接1536包络线信号B1与非门处理得到输出的8管脚，4管脚与5管脚做与非 门处理得到输出的6管脚接12管脚作为输入，与13管脚接高做与非门处理，从11管脚输 出1536计数的水平驱动信号PA/BH2 ; 整个电路设计由外触发得到了所需的TDI-CCD所有的驱动信号。
【文档编号】H04N5/372GK104113712SQ201410322697
【公开日】2014年10月22日 申请日期:2014年7月8日 优先权日:2014年7月8日
【发明者】刘有军, 梁洪, 崔少飞, 陆建荣 申请人:北京工业大学