用于控制rf前端组件的简单且灵活的接口架构的制作方法

用于控制rf前端组件的简单且灵活的接口架构的制作方法
【专利摘要】本发明的各实施例涉及用于控制RF前端组件的简单且灵活的接口架构。本发明的一个实施例提供了一种用于控制至少一个RF前端组件的系统。在操作期间，系统在可编程逻辑芯片处从基带芯片接收命令；基于由命令指示的地址标识RF前端组件；以及经由第二接口将在命令中包括的控制信号发送给标识的RF前端组件。可编程逻辑芯片经由第一接口耦合到基带芯片，并且经由第二接口耦合到至少一个RF前端组件。
【专利说明】用于控制RF前端组件的简单且灵活的接口架构

【技术领域】
[0001] 本公开内容总地上涉及用于无线通信系统的射频（RF)前端。更具体而言，本公开 内容涉及用于控制各种RF前端组件的基于可编程逻辑器件的接口。这种控制接口提高了 灵活性并且降低了成本。

【背景技术】
[0002] 传统的无线通信系统通常是针对具体标准设计的，这些标准诸如GSM(全球移动 通信系统）、宽带码分多址（W-CDM)、\ViFl? (德克萨斯州奥斯丁市的Wi-Fi联盟的注册 商标）、LTE(长期演进），仅举几例。当前对使得用户可以从同一无线设备访问不同标准的 无线服务融合的要求正在驱动能够在整个无线通信频谱（大多数在从300MHz到3. 6GHz的 频率范围内）内传输/接收无线电信号的多标准和多波段收发器的开发。
[0003] 多标准要求意味着增加数目的组件（诸如滤波器、开关、放大器等）以及因此的增 加数目的从基带芯片向RF前端发送的控制信号。


【发明内容】

[0004] 本发明的一个实施例提供了一种用于控制至少一个RF前端组件的系统。在操作 期间，该系统在可编程逻辑芯片处从基带芯片接收命令；基于由命令指示的地址标识RF前 端组件；以及经由第二接口将在命令中包括的控制信号发送给标识的RF前端组件。可编程 逻辑芯片经由第一接口而耦合到基带芯片，并且经由第二接口而耦合到至少一个RF前端 组件。
[0005] 在对这一实施例的变型中，第一接口包括以下之一：串行外围接口（SPI) ;I2C接 口；通用输入/输出接口；以及串行一线（one-wire)接口。
[0006] 在对这一实施例的变型中，可编程逻辑芯片包括以下的至少一项：复杂可编程逻 辑器件（CPLD);现场可编程门阵列（FPGA);以及可编程逻辑器件（PLA)。
[0007] 在对这一实施例的变型中，第二接口包括以下中的一项或多项：串行外围接口 (SPI) ;I2C接口；通用输入/输出接口；以及串行一线接口。
[0008] 在对这一实施例的变型中,命令包括写命令和读命令中的至少一项。
[0009] 在另一变型中，响应于读命令，系统获取来自标识的RF前端组件的状态读数，并 且将该状态读数发送给基带芯片。
[0010] 在对这一实施例的变型中，RF前端组件包括以下中的一项或多项：滤波器；波段 选择开关；功率放大器；低噪声放大器；以及自动增益控制（AGC)电路。

【专利附图】

【附图说明】
[0011] 图1呈现了图示出传统无线收发器的架构的示图。
[0012] 图2呈现了图示出根据本发明的一个实施例的示例性无线收发器的架构的示图。
[0013] 图3呈现了图示出根据本发明的一个实施例的针对基带芯片向片外组件发送控 制信号的示例性过程的示图。
[0014] 图4呈现了图示出根据本发明的一个实施例的示例性无线收发器的架构的示图。
[0015]图5呈现了更详细地图示出根据本发明的一个实施例的示例性宽带无线收发器 的架构的示图。

【具体实施方式】
[0016] 以下描述是为了使得本领域任何技术人员能够做出和使用本发明而被呈现的，并 且是在特定应用及其要求的上下文中提供的。对所公开的实施例的各种修改对于本领域技 术人员将是显而易见的，并且在此定义的一般原理可被应用于其他实施例和应用而不脱离 本发明的精神和范围。因此，本发明不限于所示出的实施例而是将根据与在此公开的原理 和特征一致的最广范围。
[0017] 概览
[0018] 本发明的实施例提供了用于灵活控制各种无线RF前端模块的接口。更具体而言， 诸如复杂可编程逻辑器件（CPLD)之类的可编程逻辑芯片被用来提供在基带芯片与各种RF 前端组件之间的控制接口。标准的串行外围接口（SPI)总线将可编程逻辑芯片耦合到基带 芯片，这大大简化了基带芯片的设计。每个单独的RF前端模块可被耦合到可编程芯片，并 且被映射到地址。基带芯片通过向对应的地址写入/读取来控制每个单独的RF前端模块。
[0019] 在本公开内容中，术语"RF前端组件"或者"RF前端模块"可指代在天线与无线电 中的数字基带系统之间的任何组件或者模块。前端组件或者模块可包括开关、滤波器、放大 器、模数转换器（ADC)、数模转换器（DAC)、RFIC芯片等。术语"RF1C"可指代包括前端组 件中的一个或多个前端组件的集成电路（IC)。示例性RFIC芯片可以是可包括调制器和滤 波器的收发器IC芯片。
[0020]RF前端控制接口
[0021] 图1呈现了图示出传统无线收发器的架构的示图。在图1中，收发器100包括天 线102、RF前端块104、RF集成电路（IC)芯片106,以及基带数字信号处理器（DSP)芯片 108。RF前端块104包括多个RF前端组件，诸如开关（用于频段和操作模式选择）、带通滤 波器（BPF)、放大器（包括低噪声放大器（LNA)和功率放大器（PA))、自动增益控制（AGC) 电路等。一般而言，RFIC芯片106可包括集成在单个IC芯片上的其他收发器组件，诸如调 制器/解调器、滤波器、模数转换器（ADC)、数模转换器（DAC)等。注意，对于诸如能够在整 个无线通信频谱（从300MHz到3. 6GHz)之上工作的多波段、多标准收发器，RF前端块104 和RFIC芯片106中的组件的数目可以是相当大的。某些收发器可以包括数十个乃至高达 100个RF前端组件。
[0022] 收发器100的操作涉及基带DSP108向RF前端块104中的各种前端组件和RFIC 芯片106上的各种组件发送控制信号以及从RF前端块104中的各种前端组件和RFIC芯片 106上的各种组件接收反馈信号。当设计RFIC芯片106时，可以特别小心以确保诸如串行 外围接口（SPI)总线之类的标准接口可被用来使得基带DSP108能够控制诸如位于RFIC 芯片106上的调制器/解调器和ADC/DAC之类的各种组件。然而，如在图1中所示，在传统 的无线收发器100中，在基带DSP108与各种分立前端组件之间的接口经常依赖于专用I/O 管脚，其中每个受控的前端组件需要来自基带DSP108的两个或三个专用I/O管脚。RF前 端组件的增加的数目意味着基带DSP108所需的I/O管脚的增加的数目。例如，为了使基带DSP108控制50个RF前端组件，其可能需要具有高达IOO个专用I/O管脚。这么大数目的 I/O管脚可变成为针对基带DSP设计紧凑、低成本专用集成电路（ASIC)芯片的主要限制因 素，这是因为：为了容纳这么大数目的管脚，ASIC芯片的裸片尺寸和版面尺寸需要相当大， 因此抬高成本。更重要的是，在专用I/O管脚用于每个RF前端组件的情况下，基带DSP芯 片缺乏用来满足增长的容量需要的灵活性和可扩展性。注意，随着长期演进（LTE)服务的 出现，随着更多国家采用这种技术，收发器需要支持越来越多的频段。另外，移动设备制造 商可以通过引入供在RF前端中使用的新型组件来解决对增加的性能和功能的需要，这也 增加了RF前端中的组件计数。尽管基带DSP芯片的设计者可能已经预留了可被用来控制 附加RF前端组件的额外管脚，但是随着所需频段的数目增大，这些额外管脚可能用完，从 而使得基带芯片的重新设计成为必要。
[0023] -种用于控制前端组件的备选解决方案是使基带DSP芯片108向RFIC芯片106 发送命令，RFIC芯片106转而可代表基带DSP108经由诸如移动行业处理器接口（MIPI) RF前端控制接口（RFFE)之类的公用接口来控制前端组件。MIPIRFFE接口允许主设备控 制单个RFFE总线（其包括三个控制线）上的高达15个从设备。然而，当前几乎不存在商 业上可获得的支持MIPIRFFE的RF前端组件。作为结果，在基带芯片与RF前端组件之间 的当前控制接口依赖于专用I/O管脚和MIPIRFFE的混合，这仍然缺乏期望的灵活性和可 扩展性。
[0024] 为了解决对在基带芯片与RF前端组件之间的灵活且可扩展控制接口的需要，本 发明的实施例提供了将可编程逻辑芯片用作在基带芯片与RF前端组件之间的桥梁的解决 方案。
[0025] 图2呈现了图示出根据本发明的一个实施例的示例性无线收发器的架构的示图。 在图2中，收发器200包括天线202、RF前端块204、RF集成电路（IC)芯片206、基带数字 信号处理器（DSP) 208,以及可编程逻辑芯片210。
[0026] 在图2中，替代直接控制RF前端块204上的RF前端组件，基带DSP芯片208向可 编程逻辑芯片210发送控制命令，可编程逻辑芯片210经由诸如也被称为四线总线的SPI 总线之类的标准接口与基带DSP芯片208对接。可编程逻辑芯片210还以适合组件规格的 方式与每个单独的前端组件对接。例如，如果前端组件需要专用I/O管脚，则可编程逻辑芯 片210使用专用I/O管脚与该组件对接。在另一方面，如果前端组件是支持MIPIRFFE的， 则可编程逻辑芯片210可经由MIPIRFFE接口与该组件对接。其他类型的接口也是可能的， 包括但不限于：1平方C(I2C)、通用输入/输出（GPIO)、一线总线、三线串行总线等。可编 程逻辑芯片210可被实现为各种类型的可编程逻辑器件，包括但不限于：复杂可编程逻辑 器件（CPLD)、可编程阵列逻辑（PAL)器件、现场可编程门阵列（FPGA)电路等。
[0027] 可将与可编程逻辑芯片210对接的每个前端组件映射到地址，并且可通过向对应 于组件的地址进行写入来向该组件发送用于控制该组件的信号。类似地，可通过从对应地 址进行读取来获得该组件的状态。例如，如果基带DSP芯片208试图向AGC电路发送控制 命令，则其需要首先找出由可编程逻辑芯片210映射的AGC电路的地址，并且然后向该地址 发送写命令。基于该地址，可编程逻辑芯片210标识哪些I/O管脚耦合到AGC电路，并且然 后经由标识的I/O管脚将控制信号中继给AGC电路。注意，取决于前端组件的规格，适当的 控制信号被发送。例如，用于开关的控制信号可能是针对"开"和"关"的简单二进制信号， 而用于AGC电路的控制信号可能包含多电平信号。
[0028] 在一些实施例中，可在耦合到前端组件之前将地址映射编程到可编程逻辑芯片 210中。例如，可编程逻辑芯片210可以将某些I/O管脚映射到特定地址，并且经由那些1/ 0管脚耦合到可编程逻辑芯片210的前端组件将被自动映射到该地址。在一些实施例中，在 前端组件被耦合到可编程逻辑芯片210之后地址映射被编程。另外，基于前端组件的规格， 可编程逻辑芯片210被编程为确保适当的控制信号可被递送给前端组件。为了使能同时的 读/写操作，在一些实施例中，在基带DSP芯片208与可编程逻辑芯片210之间的接口可包 括两个SPI总线集合。
[0029] 除了RF前端组件之外，可编程逻辑芯片210还可与RFIC芯片206对接以便将来 自基带DSP208的控制信号中继给RFIC芯片206上的组件。在一个实施例中，诸如SPI 之类的标准接口可被用来将RFIC芯片206耦合到可编程逻辑芯片210。像控制RF前端组 件一样，RFIC芯片206上的组件也可被映射到可编程逻辑芯片210上的不同地址，可编程 逻辑芯片210负责基于地址将命令转发给组件。在一个实施例中，RFIC芯片206上的每个 组件可由SPI地址（其可由片选信号来指示）来标识。例如，如果存在RFIC芯片206的 10个组件，则可编程逻辑芯片210可能包括10个片选线，每个针对RFIC芯片206上的一 个组件。在备选实施例中，RFIC芯片206经由SPI接口直接与基带DSP芯片208对接。基 带DSP208可能包括多坏人SP片选线，一条用于选择可编程逻辑芯片210并且其他用于选 择RFIC芯片206上的组件。在一个实施例中，可编程逻辑芯片210和RFIC芯片206可 能共同位于同一印刷电路板（PCB)上。在另一实施例中，可编程逻辑芯片210和RFIC芯 片206可被集成在具有内建控制逻辑的同一IC芯片上。
[0030] 注意，通过在基带芯片与RF前端组件之间插入可编程逻辑芯片，本发明的实施例 允许简单且灵活的基带芯片设计。基带芯片的设计者不再需要考虑不同RF前端组件的各 种不同接口要求。作为替代，基带芯片可采用可被用来控制不同类型前端组件的标准接口， 并且只需为该标准接口提供控制信号。此外，不再需要在基带芯片上预留额外I/O管脚以 便满足对附加RF前端组件的需要。对更多前端组件的需要可以通过增加可编程逻辑芯片 的尺寸或者管脚数目来满足，这比试图增加基带芯片的尺寸或者管脚数目便宜得多。采用 可编程逻辑芯片的另一优点是用于控制线的减少的迹线长度。在图1中示出的传统收发器 中，由于在RF前端组件与基带芯片之间的大距离，控制线的迹线长度可以相当长，因此增 加了PCB布线复杂度。在本发明的实施例中，可编程逻辑芯片可被布置在前端组件附近，因 此大大地降低了PCB布线复杂度。另外，诸如CPLD或者PLA之类的低成本、大容量、高度集 成的可编程逻辑芯片可广泛地获得，从而使其成为用于实现满足对频段的增长的需要的低 成本、紧凑收发器的优选解决方案。
[0031] 图3呈现了图示出根据本发明一个实施例的基带芯片向片外组件发送控制信号 的示例性过程的示图。在操作期间，基带芯片选择用于发送控制信号的组件（操作302)，并 且确定该组件是前端组件还是RFIC芯片上的组件（操作304)。在一些实施例中，RFIC 芯片上的组件和前端组件在同一地址空间内，并且RFIC芯片上的组件的地址被保持在预 定地址范围内。因此，基于地址，系统可以确定所选择的组件是RFIC组件还是分立前端组 件。在一些实施例中，RFIC芯片和可编程逻辑芯片（其被耦合到RF前端组件）两者都经 由SPI总线而耦合到基带芯片，并且可编程逻辑芯片和RFIC芯片由不同的SPI地址来表 示。响应于确定组件是RFIC芯片上的组件，基带芯片标识用于RFIC芯片的SPI地址（操 作306)，并且经由SPI写向该特定SPI地址发送命令信号（操作308)。响应于确定组件是 分立RF前端组件，基带芯片标识由可编程逻辑芯片映射的前端组件的地址（操作310)，并 且经由SPI写向可编程逻辑芯片的SPI地址发送包括标识的地址的命令信号（操作312)。 在接收到命令信号时，可编程逻辑芯片基于前端组件的映射的地址将命令信号递送给对应 的I/O管脚。
[0032] 除了在图2中示出的架构之外，还可能将可编程逻辑芯片放置在RFIC与前端组 件之间。图4呈现了图示出根据本发明一个实施例的示例性无线收发器的架构的示图。在 图4中，收发器400包括天线402、RF前端块404、RF集成电路（IC)芯片406、基带DSP408， 以及可编程逻辑芯片410。
[0033] 在图4中示出的示例中，替代直接与可编程逻辑芯片410对接，基带DSP芯片408 经由诸如SPI接口之类的标准接口而耦合到RFIC芯片406。RFIC芯片406上的各种组件 被映射到不同地址。在一个实施例中，RFIC芯片406内的所有组件的地址在预定范围内， 并且这一预定范围外的地址可被指派给各种RF前端组件。在操作期间，基带DSP408经由 SPI接口向RFIC芯片406发出写命令，该写命令包括地址和一系列控制比特。RFIC芯片 406检查该地址并且确定该地址是否在预定范围内。如果是，则RFIC芯片406向对应于该 地址的组件发送控制比特。注意，控制比特基于组件规格来控制对应组件的操作。例如，特 定比特可能将开关打开或者关闭。如果在SPI写命令中包括的地址超出预定范围，则RFIC 芯片406将不处理该写命令；作为替代，其将允许该命令穿过并到达可编程逻辑芯片410， 可编程逻辑芯片410转而检查该地址并且经由在可编程逻辑芯片410与对应的前端组件之 间的适当接口（其可包括但不限于=SPI接口、MIPIRFFE接口、I2C接口、一线接口等）向对 应的前端组件发送控制比特。类似地，当基带DSP408经由SPI接口向RFIC芯片406发 出包括地址的读命令时，RFIC芯片406首先检查该地址以确定该读命令是否旨在用于RF IC芯片406上的组件。如果是，则RFIC芯片406从该组件获得状态更新并且对读命令做 出响应。如果不是，则RFIC芯片406允许读命令穿过并且到达可编程逻辑芯片410,可编 程逻辑芯片410转而基于地址从对应的前端组件获得状态更新并且对读命令做出响应。
[0034] 收发器
[0035] 图2和图4图示出无线收发器的高层架构。图5呈现了更详细地图示出根据本 发明一个实施例的示例性宽带无线收发器的架构的示图。在图5中，宽带无线收发器500 包括基带芯片502、可编程逻辑芯片504、多个收发器IC芯片（诸如TX/RXIC506和TX/ RXIC508)、功率管理单元（PMU) 510,以及包括功率检测器（PD)和ADC的多组件前端模块 (FEM)512〇
[0036] 在图5中示出的示例中，每个收发器IC芯片包括一个发射器和两个接收器，其中 发射器经由专用数据线从基带芯片接收数据并且接收器经由专用数据线向基带芯片发送 数据。在另一方面，来自基带芯片502的控制信号经由可编程逻辑芯片504被路由到收发 器IC芯片。更具体而言，基带芯片502可经由诸如SPI接口之类的标准接口向可编程逻辑 芯片504发送控制信号。可编程逻辑芯片504也经由诸如SPI接口之类的标准接口而耦合 到每个收发器IC芯片，这使得可编程逻辑芯片504能够将控制信号中继给收发器IC芯片。 在一些实施例中，每个收发器IC芯片被映射到一个地址，并且基带芯片502可以通过向对 应地址发出SPI写命令来控制收发器IC芯片。可编程逻辑芯片504然后将在写命令中包 括的控制信号中继给对应的收发器IC芯片。在图5中，在基带芯片502与可编程逻辑芯片 504之间有两个SPI接口集合可用，以允许快速和慢速的SPI写/读操作。取决于控制信号 的类型，基带芯片502可能向快速接口或者慢速接口发出SPI写/读命令。
[0037] 除了收发器IC芯片之外，可编程逻辑芯片504还经由不同的定制的控制和状态反 馈接口而耦合到FEM512上的各种组件。每个控制或状态反馈接口的格式基于每个前端组 件的规格被确定。在图5中示出的示例中，可编程逻辑芯片504提供经由控制接口 514的 天线调谐器控制、经由控制接口 516的功率放大器（PA)控制、经由控制接口 518对在频分 双工（FDD)和时分双工（TDD)工作模式之间的切换的控制、经由控制接口 520对频段选择 和发射器/接收器模式选择的控制，以及经由控制接口 522的LNA控制。可编程逻辑芯片 504经由反馈接口 524接收发射器功率电平反馈。另外，可编程逻辑芯片510经由控制接口 526而耦合到PMU510。这些不同的控制和状态反馈接口允许可编程逻辑芯片504将控制 信号中继给各种前端组件和从各种前端组件接收反馈信号。
[0038] 在操作期间，基带芯片502向可编程逻辑芯片504发送SPI写或读命令。该命令 包括可被映射到前端组件之一的地址。基于该地址，可编程逻辑芯片504将控制信号中继 给对应的前端组件或者收集来自对应的前端组件的反馈信号。例如，如果SPI写命令包括 可被映射到功率放大器的地址，则可编程逻辑芯片504然后将控制信号（其可能包括一系 列控制比特）经由控制接口 516中继给对应的放大器。类似地，如果SPI读命令包括可被 映射到功率检测器的地址，则可编程逻辑芯片504然后经由反馈接口 526获取功率检测器 的当前读数并将其发送回基带芯片502。
[0039] -般而言，与依靠专用I/O管脚来使得基带芯片能够控制各种不同RF前端组件的 传统方案相比，在本发明的实施例中，基带芯片只需经由标准接口向可编程逻辑芯片提供 控制信号。注意，这种布置大大地简化并标准化了基带芯片的设计。另外，可编程逻辑芯片 可被放置在与RF前端组件邻近的位置，因此大大地降低了PCB布线复杂度。
[0040] 注意，在图2和图4中示出的架构仅仅是示例性的并且不应当限制本公开的范围。 例如，在图2中，基带芯片和可编程逻辑芯片经由SPI接口而耦合在一起。在现实中，允许基 带芯片向可编程逻辑芯片发送一系列比特（其中一些比特携带地址信息并且一些比特携 带控制信息）的任何类型的接口可被使用，只要在基带芯片与可编程逻辑芯片之间在比特 格式方面有协议就行。类似地，在可编程逻辑芯片与RF芯片之间的耦合也可以具有除SPI 之外的格式。
[0041] 此外，图2和图4只示出了在基带芯片与可编程逻辑芯片/RFIC芯片之间的一个 SPI连接集合。在实际中，多个连接集合可被包括以允许同时的写和读操作，以及快速/慢 速写/读工作模式。
[0042] 在【具体实施方式】部分中描述的方法和过程可被体现为代码和/或数据，其可被存 储在如上所述的计算机可读存储介质中。当计算机系统读取和执行在计算机可读存储介质 上存储的代码和/或数据时，该计算机系统执行被体现为数据结构和代码并被存储在计算 机可读存储介质内的方法和过程。
[0043] 另外，下面描述的方法和过程可被包括在硬件模块中。例如，硬件模块可以包括但 不限于专用集成电路（ASIC)芯片、现场可编程门阵列（FPGA)以及现在已知或者后来开发 的其他可编程逻辑器件。当硬件模块被激活时，硬件模块执行在硬件模块内包括的方法和 处理。
[0044] 已经出于例示和描述的目的而呈现了对本发明的实施例的前述描述。它们并非旨 在穷尽无遗或者限制本公开。因此，许多修改和变更对本领域技术人员将是显然的。本发 明的范围由所附权利要求限定。
【权利要求】
1. 一种用于控制至少一个RF前端组件的方法，包括： 在可编程逻辑芯片处从基带芯片接收命令，其中所述可编程逻辑芯片经由第一接口耦 合到所述基带芯片，并且其中所述可编程逻辑芯片经由第二接口耦合到所述至少一个RF 前端组件； 基于由所述命令指示的地址标识所述RF前端组件；以及 经由所述第二接口将在所述命令中包括的控制信号发送给标识的所述RF前端组件。
2. 根据权利要求1所述的方法，其中所述第一接口包括以下之一： 串行外围接口（SPI); I2C 接口； 通用输入/输出接口；以及 串行一线接口。
3. 根据权利要求1所述的方法，其中所述可编程逻辑芯片包括以下中的至少一项： 复杂可编程逻辑器件（CPLD); 现场可编程门阵列（FPGA);以及 可编程逻辑器件（PLA)。
4. 根据权利要求1所述的方法，其中所述第二接口包括以下中的一项或多项： 串行外围接口（SPI); I2C 接口； 通用输入/输出接口；以及 串行一线接口。
5. 根据权利要求1所述的方法，其中所述命令包括写命令和读命令中的至少一项。
6. 根据权利要求5所述的方法，还包括： 响应于所述读命令，获取来自标识的所述RF前端组件的状态读数；以及 将所述状态读数发送给所述基带芯片。
7. 根据权利要求1所述的方法，其中所述RF前端组件包括以下中的一项或多项： 滤波器； 波段选择开关； 功率放大器； 低噪声放大器；以及 自动增益控制（AGC)电路。
8. -种用于使能对至少一个RF前端组件的控制的对接机构，包括： 可编程逻辑芯片，具有用于耦合到基带芯片的第一接口以及用于耦合到所述至少一个 RF前端组件的第二接口； 其中所述可编程逻辑芯片被配置为： 经由所述第一接口从所述基带芯片接收命令； 基于由所述命令指示的地址标识所述RF前端组件；以及 经由所述第二接口将在所述命令中包括的控制信号发送给标识的所述RF前端组件。
9. 根据权利要求8所述的对接机构，其中所述第一接口包括以下之一： 串行外围接口（SPI); I2C 接口； 通用输入/输出接口；以及 串行一线接口。
10. 根据权利要求8所述的对接机构，其中所述可编程逻辑芯片包括以下中的至少一 项： 复杂可编程逻辑器件（CPLD); 现场可编程门阵列（FPGA);以及 可编程逻辑器件（PLA)。
11. 根据权利要求8所述的对接机构，其中所述第二接口包括以下中的一项或多项： 串行外围接口（SPI); I2C 接口； 通用输入/输出接口；以及 串行一线接口。
12. 根据权利要求8所述的对接机构，其中所述命令包括写命令和读命令中的至少一 项。
13. 根据权利要求12所述的对接机构，其中所述可编程逻辑芯片还被配置为： 响应于所述读命令，获取来自标识的所述RF前端组件的状态读数；以及 将所述状态读数发送给所述基带芯片。
14. 根据权利要求8所述的对接机构，其中所述RF前端组件包括以下中的一项或多 项： 滤波器； 波段选择开关； 功率放大器； 低噪声放大器；以及 自动增益控制（AGC)电路。
【文档编号】H04B1/40GK104426577SQ201410412012
【公开日】2015年3月18日 申请日期:2014年8月20日 优先权日:2013年8月21日
【发明者】林韶正, 张崇兴, 莫世雄 申请人:美国频顺通讯科技公司