基于cpci总线的短波收发一体模块的制作方法
【专利摘要】本实用新型公开了一种基于CPCI总线的短波收发一体模块，包括射频处理电路、频率合成电路和数字信号处理电路：所述射频信号处理电路分为收信信道处理和发信射频处理两部分：所述收信信道处理部分作为接收通道；所述发信射频处理部分作为发送通道；所述频率合成电路为数字信号处理电路提供时钟信号；所述数字信号处理电路分为接收和激励两部分：所述接收部分对接收通道发送的信号进行滤波、数字AGC和解调处理；所述激励部分采用零中频激励方式将音频信号直接调制成短波射频信号发送给发送通道。本实用新型提供的基于CPCI总线的短波收发一体模块，实现了基于CPCI总线的短波收发一体模块，这样就可以满足将收发做到一个模块中。
【专利说明】基于CPCI总线的短波收发一体模块
【技术领域】
[0001]本实用新型涉及一种基于CPCI总线的短波收发一体模块，属于电子电路设计技术。
【背景技术】
[0002]在以往的短波大功率通信设备中，收发信数字信号处理模块是分开的，模块数量多，体积大；另外市场上的数字信号处理模块基本上处理的都是中频信号，需要额外的时钟模块和混频模块，给整机带来了多余的重量。随着新型的射频放大管、高性能的DSP和FPGA芯片的应用，可以实现集成度高的收发一体模块；通过采用成熟的CPCI技术，具有扩展性强的特点。
实用新型内容
[0003]发明目的:为了克服现有技术中存在的不足，本实用新型提供一种基于CPCI总线的短波收发一体模块，将收发功能合成到一个模块上。
[0004]技术方案:为解决上述技术问题，本实用新型采用的技术方案为:
[0005]基于CPCI总线的短波收发一体模块，包括射频处理电路、频率合成电路和数字信号处理电路，所述数字信号处理电路上设置有CPCI总线接口，即数字信号处理电路支持CPCI总线协议。
[0006]所述射频处理电路、频率合成电路和数字信号处理电路的功能如同现有技术:
[0007]所述射频信号处理电路分为收信信道处理和发信射频处理两部分:所述收信信道处理部分作为接收通道将输入射频信号上变频为固定的高中频信号并发送给数字信号处理电路；所述发信射频处理部分作为发送通道将数字信号处理电路产生的射频小信号进行放大；
[0008]所述频率合成电路为数字信号处理电路提供时钟信号；
[0009]所述数字信号处理电路分为接收和激励两部分:所述接收部分对接收通道发送的信号进行滤波、数字AGC和解调处理；所述激励部分采用零中频激励方式将音频信号直接调制成短波射频信号发送给发送通道。
[0010]如同现有技术，该短波收发一体模块还包括预选器、后选器、功放、天调的控制串□。
[0011]优选的，所述发信射频处理部分具有两级推挽放大，第一级放大电路包括工作在推挽状态下对称的两个晶体管，所述晶体管的基极到发射极的偏置电路为晶体管提供恒定电流，从而使其在短波频段内有恒定的输出；第二级放大电路包括工作在推挽状态下对称的两个功率型晶体管。
[0012]优选的，所述频率合成电路的输入为内部振荡器时钟信号或外部时钟信号；由于零中频激励和接收通道的DDS等需要高的基准频率来减小噪声，所以外部时钟信号需要通过锁相环提闻频率。[0013]优选的，所述数字信号处理电路基于FPGA芯片和DSP芯片设计；所述FPGA芯片用于实现逻辑控制和滤波处理；所述DSP芯片用于实现波形信号的产生、协议处理、编解码；所述接收部分采用AD9244做A/D采样，用HSP50214芯片做下变频处理；所述激励部分采用AD9857做调制和上变频，以产生射频小信号。
[0014]优选的，该模块的射频输入和射频输出端均设置有屏蔽罩，降低通道之间的干扰，以提高电磁兼容性。
[0015]有益效果:本实用新型提供的基于CPCI总线的短波收发一体模块，实现了基于CPCI总线的短波收发一体模块，这样就可以满足将收发做到一个模块中；并且由于采用零中频的发射电路；同时集中了标频电路和混频电路,不需要外部的混频模块,集成度高,减少了设备体积和重量；另外该模块与设备的主控模块之间采用的是CPCI总线形式，可扩展性强，传输速率高，通信可靠性好；该模块可以作为短波CPCI通用模块进行推广。
【专利附图】
【附图说明】
[0016]图1为本实用新型工作连接结构示意图；
[0017]图2为收信信道功能框图；
[0018]图3为频率合成电路功能框图；
[0019]图4为接收部分信号处理示意图；
[0020]图5为激励部分信号处理示意图。
【具体实施方式】
[0021]下面结合附图对本实用新型作更进一步的说明。
[0022]—种基于CPCI总线的短波收发一体模块,可以调制产生一路短波激励信号，同时完成一路短波接收信号的解调。它通过CPCI总线和主控模块通信。对外连接示意图如图1所示。
[0023]所述基于CPCI总线的短波收发一体模块包括射频处理电路、频率合成电路和数字信号处理电路等。短波收发一体模块从CPCI总线中接收主控模块的控制命令，并将检测到的各状态信息从CPCI总线送给主控模块。接收的射频信号送到该模块的射频处理电路，通过上变频得到固定高中频信号，再经过滤波放大等处理后送到内部的数字信号处理电路完成解调等处理，最后通过音频口送出。在发射信号的处理中，音频输入信号直接送到数字信号处理电路，通过调制和上变频产生射频信号，最后通过射频处理电路放大后送给发射机功放端。同时该模块也有预选器、后选器、功放、天调的控制串口，可以控制收发信机中的预后选器等设备，保证系统的正常工作。
[0024]所述射频信号处理电路分为收信信道处理和发信射频处理两部分。
[0025]所述收信信道处理部分实质为一个上变频器，如图2所示，其作为输入通道将将输入射频信号上变频为固定的高中频信号并发送给数字信号处理电路。上变频所需的本振信号由收信信道产生，频率合成电路为其提供基准频率，对外控制总线送来频率信息，通过单片机处理成合成器所需的频率码，这样就可以产生收信所需的本振信号。合成器和单片机采用统一的基准时钟，这样可减小时钟对射频通道的影响；由于基准时钟频率高，所以给单片机的时钟需要预分频。为了支持将来的带宽扩展要求，中频滤波器具有多种带宽可供选择。
[0026]所述发信射频处理部分作为发送通道将数字信号处理电路产生的射频小信号放大20dB左右。其具有两级推挽放大，第一级放大电路包括工作在推挽状态下对称的两个晶体管，所述晶体管的基极到发射极的偏置电路为晶体管提供恒定电流，从而使其在短波频段内有恒定的输出；第二级放大电路包括工作在推挽状态下对称的两个功率型晶体管。
[0027]所述频率合成电路为数字信号处理电路提供高精度的时钟信号；其输入为内部振荡器时钟信号或外部时钟信号；由于零中频激励和接收通道的DDS等需要高的基准频率来减小噪声，所以外部时钟信号需要通过锁相环提高频率。通过功分器提供通用频率和某些特殊频率。功能框图如图3所示。
[0028]所述数字信号处理电路分为接收和激励两部分。
[0029]所述接收部分对接收通道发送的信号进行滤波、数字AGC和解调处理；接收信号处理示意图如图4所示。
[0030]所述激励部分采用零中频激励方式将音频信号直接调制成短波射频信号发送给发送通道；激励信号处理示意图如图5所示。
[0031]所述数字信号处理电路可以基于FPGA芯片和DSP芯片设计，所述FPGA芯片用于实现逻辑控制和滤波处理；所述DSP芯片用于实现波形信号的产生、协议处理、编解码；所述接收部分采用AD9244做A/D采样，用HSP50214芯片做下变频处理；所述激励部分采用AD9857做调制和上变频，以产生射频小信号。
[0032]所述DSP芯片采用TI公司的TMS320C6416芯片，其速度快、内存资源丰富、且有编解码协处理器；同时该DSP芯片带有32bit/33MHz PCI主/从模式接口，支持CPCI协议。
[0033]所述FPGA采用Altera公司的Stratix II GX系列FPGA，其运算速度快，同时支持高速差分数据。
[0034]为了提高电路内部的收发射频信号之间的隔离度，在制出的电路印制板的射频输入和输出端加上屏蔽罩，这样就能降低相互通道之间的干扰，很大地提高电磁兼容性。
[0035]以上所述仅是本实用新型的优选实施方式，应当指出:对于本【技术领域】的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
【权利要求】
1.基于CPCI总线的短波收发一体模块，包括射频处理电路、频率合成电路和数字信号处理电路；其特征在于:所述数字信号处理电路上设置有CPCI总线接口。
2.根据权利要求1所述的基于CPCI总线的短波收发一体模块，其特征在于: 所述射频信号处理电路分为收信信道处理和发信射频处理两部分:所述收信信道处理部分作为接收通道将输入射频信号上变频为固定的高中频信号并发送给数字信号处理电路；所述发信射频处理部分作为发送通道将数字信号处理电路产生的射频小信号进行放大； 所述频率合成电路为数字信号处理电路提供时钟信号； 所述数字信号处理电路分为接收和激励两部分:所述接收部分对接收通道发送的信号进行滤波、数字AGC和解调处理；所述激励部分采用零中频激励方式将音频信号直接调制成短波射频信号发送给发送通道。
3.根据权利要求2所述的基于CPCI总线的短波收发一体模块，其特征在于:还包括预选器、后选器、功放、天调的控制串口。
4.根据权利要求2所述的基于CPCI总线的短波收发一体模块，其特征在于:所述发信射频处理部分具有两级推挽放大，第一级放大电路包括工作在推挽状态下对称的两个晶体管，所述晶体管的基极到发射极的偏置电路为晶体管提供恒定电流；第二级放大电路包括工作在推挽状态下对称的两个功率型晶体管。
5.根据权利要求2所述的基于CPCI总线的短波收发一体模块，其特征在于:所述频率合成电路的输入为内部振荡器时钟信号或外部时钟信号，所述外部时钟信号通过锁相环提高频率。
6.根据权利要求2所述的基于CPCI总线的短波收发一体模块，其特征在于:所述数字信号处理电路基于FPGA芯片和DSP芯片设计；所述FPGA芯片用于实现逻辑控制和滤波处理；所述DSP芯片用于实现波形信号的产生、协议处理、编解码；所述接收部分采用AD9244做A/D采样，用HSP50214芯片做下变频处理；所述激励部分采用AD9857做调制和上变频，以产生射频小信号。
7.根据权利要求2所述的基于CPCI总线的短波收发一体模块，其特征在于:该模块的射频输入和射频输出端均设置有屏蔽罩。
【文档编号】H04B1/40GK203775197SQ201420009745
【公开日】2014年8月13日 申请日期:2014年1月7日 优先权日:2014年1月7日
【发明者】俞春华, 吴立强 申请人:熊猫电子集团有限公司, 南京熊猫汉达科技有限公司