一种应用于视频处理器的图像降噪处理系统的制作方法

本发明属于图像降噪处理系统技术领域，具体涉及一种应用于视频处理器的图像降噪处理系统。

背景技术：

视觉在人类的感知中起着及其重要的作用，在日常生活中，大约有百分之七十五的信息是通过视觉系统获取的，但是在我们接触的电视信号中往往参杂着混入信号的噪声和时基误差，它使图像模糊，图像跳动，图像质量退化。

目前的应用于视频处理器的图像降噪处理系统，只具有降噪效果，不具有调控时基的功能，并且降噪效果差。

因此，发明一种应用于视频处理器的图像降噪处理系统显得非常必要。

技术实现要素：

本发明的目的在于提供种应用于视频处理器的图像降噪处理系统，以解决上述背景技术中提出目前的应用于视频处理器的图像降噪处理系统，只具有降噪效果，不具有调控时基的功能，并且降噪效果差的问题。

为实现上述目的，本发明提供如下技术方案：一种应用于视频处理器的图像降噪处理系统,包括IC总线控制模块、IC总线、D/A编码模块、视频数据帧存模块、FGPA视频处理模块、A/D解码模块、基准时钟产生模块、模拟电视信号、基准视频信号和印刷电路板，所述印刷电路板的右侧固定有IC总线控制模块；所述印刷电路板的右端设置有IC总线；所述印刷电路板的上端固定有D/A编码模块、视频数据帧存模块和FGPA视频处理模块；所述印刷电路板从左到右依次固定有模拟电视信号、A/D解码模块、基准时钟产生模块和基准视频信号；所述IC总线与IC总线控制模块电性连接；所述IC总线的一端与D/A编码模块电性连接；所述IC总线的另一端与A/D解码模块和基准时钟产生模块电性连接；所述视频数据帧存模块与D/A编码模块电性连接；所述FGPA视频处理模块与视频数据帧存模块电性连接；所述A/D解码模块与FGPA视频处理模块电性连接；所述基准时钟产生模块与FGPA视频处理模块电性连接；所述模拟电视信号与A/D解码模块电性连接；所述基准视频信号与基准时钟产生模块电性连接。

进一步，所述A/D解码模块包括同步分离、内同步锁相和A/D解码电路。

进一步，所述视频数据帧存模块是用作采集视频数据的缓存体。

本发明的技术效果和优点：该应用于视频处理器的图像降噪处理系统，通过设置D/A编码模块、视频数据帧存模块、FGPA视频处理模块、A/D解码模块和基准时钟产生模块使得该系统不但具有降噪效果，而且还具有调控时基的功能，并且降噪效果好，保证视频画面的质量；通过设置印刷电路板作为载体，使得不须进行复杂的电线连接，操作简单。

除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。

附图说明

构成本说明书的一部分、用于进一步理解本发明的附图示出了本发明的优选实施例，并与说明书一起用来说明本发明的原理。在附图中：

图1为本发明的结构示意图；

图2为本发明的A/D解码模块结构示意图；

图3为本发明的电路连接示意图。

其中，图中标记为：

1-IC总线控制模块；2-IC总线；3-D/A编码模块；4-视频数据帧存模块；5-FGPA视频处理模块；6-A/D解码模块；61-同步分离；62-内同步锁相；63-A/D解码电路；7-基准时钟产生模块；8-模拟电视信号；9-基准视频信号；10-印刷电路板。

具体实施方式

以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。

参考图1至图3，如图1所示的一种应用于视频处理器的图像降噪处理系统,包括IC总线控制模块1、IC总线2、D/A编码模块3、视频数据帧存模块4、FGPA视频处理模块5、A/D解码模块6、基准时钟产生模块7、模拟电视信号8、基准视频信号9和印刷电路板10，所述印刷电路板10的右侧固定有IC总线控制模块1；所述印刷电路板10的右端设置有IC总线2；所述印刷电路板10的上端固定有D/A编码模块3、视频数据帧存模块4和FGPA视频处理模块5；所述印刷电路板10从左到右依次固定有模拟电视信号8、A/D解码模块6、基准时钟产生模块7和基准视频信号9；所述IC总线2与IC总线控制模块1电性连接；所述IC总线2的一端与D/A编码模块3电性连接；所述IC总线2的另一端与A/D解码模块6和基准时钟产生模块7电性连接；所述视频数据帧存模块4与D/A编码模块3电性连接；所述FGPA视频处理模块5与视频数据帧存模块4电性连接；所述A/D解码模块6与FGPA视频处理模块5电性连接；所述基准时钟产生模块7与FGPA视频处理模块5电性连接；所述模拟电视信号8与A/D解码模块6电性连接；所述基准视频信号9与基准时钟产生模块7电性连接。

进一步，所述A/D解码模块6包括同步分离61、内同步锁相62和A/D解码电路63。

进一步，所述视频数据帧存模块4是用作采集视频数据的缓存体。

工作原理：A/D解码模块6：A/D解码模块6包括同步分离61、内同步锁相62和A/D解码电路63，输入的图像信号是彩色全电视视频信号，该信号经A/D解码器分离后，分离出行、场同步脉冲，奇偶场信号、采样时钟(LLC2)、整流时钟(LLC)和YUV4:2:2格式的数据。其中，行场同步信号和奇偶场信号一起作为视频处理器的输入控制信号。而经过滤波后的YUV的数据则在时序信号和地址信号的控制下缓存于存储体中等待第二路解码芯片提供的标准信号将其从缓存中读出输出给A/D解码模块6进行编码。

视频数据帧存模块4：用作所采集视频数据的缓存体。原始图像存储体读写时序存在完全不同的性质。在存储器处于读或写的状态时，行列地址应该严格按照视频同步的规律产生，在时间上不能有丝毫的差错，否则图像信号不能一一对应的写入规律的存储单元，同时读和写的时序应该严格分开，以免出现竞争的情况。而且原始图像数据按照初始状态的时序写入，在读出时应按照校正后的时序读出。

基准时钟产生模块7：基准视频信号9经基准时钟产生模块7后，分离出行、场同步脉冲，奇偶场信号、采样时钟(LLC2)和整流时钟(LLC)等标准信号送入FGPA视频处理模块5控制图像存储体的读出，以达到消除时基误差的目的。

FGPA视频处理模块5：FGPA视频处理模块5一方面把第一路解码模块提供的YUV4:2:2格式的数据进行滤波处理。另一方面接收两解码模块提供的相关同步信号及控制信号产生存储体读写控制信号，用于实现数字视频数据存储体的读与写。由于将一帧图像分作两场进行存储，因此，对应的将视频数据写入以及数字视频数据的读出也分两场进行控制。因为数字视频数据的写入和校正后图像的输出状态刚好相反，因此设计在奇场数字视频数据写时，偶场数字视频数据作读操作，反之，偶场原始图像写时，奇场数字视频数据作读操作。

D/A编码模块3：在FGPA视频处理模块5控制下将由存储体读出的经过时基校正和降噪后的视频数据做D/A编码变换，数字信号转变为模拟信号送入监视器。

该应用于视频处理器的图像降噪处理系统，通过设置D/A编码模块3、视频数据帧存模块4、FGPA视频处理模块5、A/D解码模块6和基准时钟产生模块7使得该系统不但具有降噪效果，而且还具有调控时基的功能，并且降噪效果好，保证视频画面的质量；通过设置印刷电路板10作为载体，使得不须进行复杂的电线连接，操作简单。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。