基于一维解码读出的3d堆叠结构图像传感器读出方法

文档序号:10492559阅读:404来源:国知局
基于一维解码读出的3d堆叠结构图像传感器读出方法
【专利摘要】本发明涉及模拟集成电路设计和3D叠层封装工艺技术领域,为消除由于μbump、ADC或TSV失效使整个像素阵列信号无法读出而最终导致图像质量降低的问题。本发明:基于一维解码读出的3D堆叠结构图像传感器读出方法,像素阵列按行或列划分成若干子处理模块,将这些子处理模块中每行或每列像素通过μbump通路连接到同一个ADC,每个ADC经由各自的TSV通路连接到ISP层中,使得行或列在选择读出时只需进行列或行的一维解码读出,当某一个像素信号读出通路上的μbump、ADC或TSV任意部分失效时,在ISP中会首先判断出异常,通过采用线性插值来恢复失效像素信号值。本发明主要应用于集成电路设计制造场合。
【专利说明】
基于一维解码读出的3D堆叠结构图像传感器读出方法
技术领域
[0001]本发明涉及模拟集成电路设计和3D叠层封装工艺技术领域,是一种同时满足创新性、高帧频、小尺寸、低成本需求的图像传感器。具体讲,涉及3D堆叠结构图像传感器读出方法。
【背景技术】
[0002]3D堆叠结构图像传感器(结构如图1所示)利用各层芯片间的垂直互联,可以实现信号的并行处理。相比于受模数转换器(Analog-to-Digital Converter,ADC)的转换速度限制帧频的传统平面CMOS图像传感器,3D堆叠结构图像传感器可以在电路性能不变的同时成倍地提高帧频。在3D堆叠图像传感器中,像素单元采集的信号经微凸块ybump、ADC和通过娃片通道(Through Silicon Vias,TSV)传递到图像信号处理器(Image SignalProcessor,ISP)中。由于ADC单元的面积需小于相关联像素的面积,因此不可能为每个像素单元设置一个独立的ADC模块,故将整个像素阵列切割成相同大小的子阵列,每一个子阵列经由ybump通路对应一个ADC。每个ADC经由各自的TSV通路连接到图像处理器ISP上。若在μbump、ADC和TSV的信号传输路径中任意部分失效,则会使像素阵列信号丢失,最终导致图像质量严重下降。

【发明内容】

[0003]为克服现有技术的不足,本发明拟提出一种基于像素阵列一维解码容错读出方法的3D堆叠结构图像传感器。消除由于ybump、ADC或TSV失效使整个像素阵列信号无法读出而最终导致图像质量降低的问题。本发明采用的技术方案是,基于一维解码读出的3D堆叠结构图像传感器读出方法,将像素阵列按行或列划分成若干子处理模块,将这些子处理模块中每行或每列像素通过微凸块ybump通路连接到同一个模数转换器ADC,每个ADC经由各自的硅片通道TSV通路连接到图像处理器ISP层中,使得行或列在选择读出时只需进行列或行的一维解码读出,当某一个像素信号读出通路上的ybump、ADC或TSV任意部分失效时,在ISP中会首先判断出像素读出异常,通过采用线性插值的方法,来恢复失效像素信号值,以降低信号传输通路失效对图像质量产生的影响。
[0004]像素单元选用4管单元,即由感光单元、转移管、复位管、源级跟随器、行选管组成的4T单元,其中像素单元内的行选管即可完成像素选通功能,无需额外增加选择开关。
[0005]其中线性插值算法即取其相邻两像素信号值求平均来充当该失效像素信号的信号值。
[0006]本发明的特点及有益效果是:
[0007]通过基于像素阵列一维解码容错读出的方法,保证当某一个像素信号读出通路上的ybump、ADC或TSV失效时,可利用线性插值算法恢复该失效像素信号,降低像素信号失效对图像质量的影响。且该读出方法使得每一像素单元信号的读取只需进行一维列(或行)解码。相比于交叉容错读出等读出方法,本方法无需增加像素的选通开关且像素阵列与ADC之间的连接布线更加简单。
【附图说明】
:
[0008]图1传统3D堆叠图像传感器结构图。
[0009]图2基于像素阵列一维解码容错读出的3D堆叠结构图像传感器结构图。
【具体实施方式】
[0010]本设计的图像传感器架构如图2所示,像素阵列按行(或列)划分成若干子处理模块,将这些子处理模块中每行(或每列)像素通过ybump通路连接到同一个ADC,每个ADC经由各自的TSV通路连接到ISP层中。该连接方式使得行(或列)在选择读出时只需进行列(或行)的一维解码读出,像素单元可选用标准4T单元,无需增加选择开关,简化像素阵列布线设计。当某一个像素信号读出通路上的ybump、ADC或TSV任意部分失效时,在ISP中会首先判断出像素读出异常,通过采用线性插值的方法,来恢复失效像素信号值,以降低信号传输通路失效对图像质量产生的影响。其中线性插值算法即取其相邻两像素信号值求平均来充当该失效像素信号的信号值。
[0011]像素单元可选用现今最为常用的4管(4T)单元,即由感光单元、转移管、复位管、源级跟随器、行选管组成的4T单元。其中像素单元内的行选管即可完成应用于一维解码读出的像素选通功能,无需额外增加选择开关。
[0012]采用基于像素阵列一维解码容错读出方法,可保证当包含ybump、ADC和TSV的信号传输路径中任意部分失效时图像质量无明显下降。
【主权项】
1.一种基于一维解码读出的3D堆叠结构图像传感器读出方法,其特征是,像素阵列按行或列划分成若干子处理模块,将这些子处理模块中每行或每列像素通过微凸块ybump通路连接到同一个模数转换器ADC,每个ADC经由各自的硅片通道TSV通路连接到图像处理器ISP层中,使得行或列在选择读出时只需进行列或行的一维解码读出,当某一个像素信号读出通路上的ybump、ADC或TSV任意部分失效时,在ISP中会首先判断出像素读出异常,通过采用线性插值的方法,来恢复失效像素信号值,以降低信号传输通路失效对图像质量产生的影响。2.如权利要求1所述的基于一维解码读出的3D堆叠结构图像传感器读出方法,其特征是,像素单元选用4管单元,即由感光单元、转移管、复位管、源级跟随器、行选管组成的4T单元,其中像素单元内的行选管即可完成像素选通功能,无需额外增加选择开关。3.如权利要求1所述的基于一维解码读出的3D堆叠结构图像传感器读出方法,其特征是,其中线性插值算法即取其相邻两像素信号值求平均来充当该失效像素信号的信号值。
【文档编号】H04N5/374GK105847713SQ201610216362
【公开日】2016年8月10日
【申请日】2016年4月7日
【发明人】高静, 李奕, 黄蕊, 贾宬, 徐江涛, 史再峰
【申请人】天津大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1