BPSK扩频接收系统的制作方法

本发明与接收信号存在重叠的BPSK扩频接收系统有关。

背景技术：
：

当两个或者多个发射单元发射扩频信号，而且时间不固定，这样多个发射信号到达接收机的信号就存在重叠的问题，目前市场上针对多信号接收的接收机大部分都是将小信号丢掉，只对大信号进行解扩，这个方法存在丢失目标的问题，直接导致某些发射单元不被认识，存在很大的安全隐患。

技术实现要素：
：

本发明的目的是提供一种两接收信号重叠的分辨率为1us，两个接收信号幅度可以相差20dB的BPSK扩频接收系统。

本发明是这样实现的：

本发明一次变频接收机输出的中频，给A/D转移器进行采样，输出的数字信号给FPGA芯片进行数字信号处理，FPGA芯片包含数据延迟单元、幅度AGC单元、混频滤波单元和幅度计算平均单元，对采集的信号限幅放大，幅度AGC单元将延迟单元输出的数据乘以幅度计算平均单元输出的幅度的倒数，输入第2混频滤波单元第2混频滤波单元的输出一路至BPSK相关器，另一路至第2幅度计算平均单元，BPSK相关器输出第1幅度，第2幅度计算平均单元的输出第2幅度至比较器，第1幅度大于第2幅度，比较器输出1，第1幅度小于第2幅度，比较器输出0。

第2混频滤波单元与混频滤波单元工作原理相同。第2幅度计算平均单元与幅度计算平均单元工作原理相同。

本发明的效果

BPSK扩频系统抗交织技术设计已经在某型的接收模块上进行了使用，实现两接收信号重叠的分辨率为1us，两个接收信号幅度相差20dB。

附图说明：

图1为本发明的框图。

图2为本发明实施例框图。

图3为数据延迟单元原理框图。

图4为混频滤波单元原理框图。

图5为幅度计算平均单元原理框图。

图6为幅度AGC单元原理框图。

图7为BPSK相关器原理框图。

图8 为比较器原理框图。

具体实施方式：

一次变频接收机输出的中频，给A/D转移器进行采样，输出的数字信号给FPGA芯片进行数字信号处理，FPGA芯片包含数据延迟单元、幅度AGC单元、混频滤波单元和幅度计算平均单元，对采集的信号限幅放大，幅度AGC单元将延迟单元输出的数据乘以幅度计算平均单元输出的幅度的倒数，输入第2混频滤波单元第2混频滤波单元的输出一路至BPSK相关器，另一路至第2幅度计算平均单元，BPSK相关器输出第1幅度，第2幅度计算平均单元的输出第2幅度至比较器，第1幅度大于第2幅度，比较器输出1，第1幅度小于第2幅度，比较器输出0。

第2混频滤波单元与混频滤波单元工作原理相同。第2幅度计算平均单元与幅度计算平均单元工作原理相同。

一次变频接收机，输出60MHz的中频，给80MHz的A/D进行采样，输出14位的数字信号给FPGA进行数字信号处理，抗交织的相关软件就烧结在FPGA芯片内，完成数字化的60MHz中频信号的处理，其中抗交织的相关软件就是图2中的整个内容，模块前面是抗交织的一个软件算法，后面是相关器的一个内容，完成系统要求的输出相关峰的任务。

FPGA芯片软件流程如下：

a)默认设计不存在抗交织实现部分；

抗交织实现部分包含数据延迟、幅度AGC、混频滤波和幅度计算平均单元四个部分组成，主要是对采集的信号实现一个限幅放大的功能；

b)数据延迟单元的功能是保证混频滤波和幅度计算平均的延时，能够正好补偿到信号输入，保证输入信号的幅度不变；便于后续功能的实现；

C)幅度AGC部分是，将延时单元输出的数据乘以幅度计算平均单元输出的幅度的倒数，即可保证信号幅度的稳定。