1.一种吉比特速率的全数字时域并行定时同步系统，其特征在于，包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；
所述并行插值滤波器的第一输入端作为所述全数字时域并行定时同步系统的输入接口，用于接收N路并行数字信号，第二输入端连接并行数控振荡器的第一输出端；时序调整器的第一输入端连接并行插值滤波器的输出端，第二输入端连接并行数控振荡器的第二输出端；并行定时误差检测器的输入端连接时序调整器的输出端；环路滤波器的输入端连接并行定时误差检测器的第一输出端，并行数控振荡器的输入端连接环路滤波器的输出端；并行定时误差检测器的第二输出端作为所述全数字时域并行定时同步系统的输出接口，用于输出经过定时同步后的有效信号。
2.如权利要求1所述的全数字时域并行定时同步系统，其特征在于，所述并行数控振荡器用于根据步长调整信号计算获得N路分数间隔补偿信号以及N路使能信号；
所述并行插值滤波器用于根据N路分数间隔补偿信号对接收到的N路并行数字信号进行定时同步插值，获得N路并行插值结果；其中，N是大于1的自然数；
所述时序调整器用于根据上述N路使能信号对上述N路并行插值结果进行时序调整，获得N路并行的有效输出值；
所述并行定时误差检测器用于根据上述N路并行的有效输出值获得经过定时同步处理后的有效信号以及定时误差；
所述环路滤波器用于对定时误差进行滤波获得步长调整信号。
3.一种基于权利要求1或2所述的全数字时域并行定时同步系统的吉比特速率的全数字时域并行定时同步方法，其特征在于，包括如下步骤：
(1)根据分数间隔补偿信号μ(n)对N路并行数字信号x(n)进行插值滤波；
(2)根据使能信号en(n)对插值滤波后的信号g(n)进行时序调整，输出N路并行的有效输出值h(n)；
(3)采用Gardner算法根据N路并行的有效输出值h(n)计算获得定时误差e(n)，并根据定时误差获取定时恢复后的N路有效数据y(n)。
4.如权利要求3所述的全数字时域并行定时同步方法，其特征在于，所述分数间隔补偿信号μ(n)根据以下方法更新：
(i)通过对N路定时误差e(n)进行滤波获得并行的N路步长调整信号ω(n)；
(ii)根据所述并行的步长调整信号ω(n)与上一次的分数间隔补偿信号计算获得新的N路分数间隔补偿信号μ(n)。
5.如权利要求3所述的全数字时域并行定时同步方法，其特征在于，所述使能信号en(n)根据以下方法获取：
(I)通过对N路定时误差e(n)进行滤波获得并行的N路步长调整信号ω(n)；
(II)根据N路步长调整信号ω(n)与所述数控振荡器的控制字的差值的正负性获得N路使能信号en(n)。
6.如权利要求3所述的全数字时域并行定时同步方法，其特征在于，所述时序调整的方法包括如下步骤：
a、根据N路使能信号en(n)对插值滤波后获得的有效数据h(n)进行存储；
b、统计当前存储的有效数据个数；
c、当有效数据个数大于等于N，将N个有效数据并行输出；并行输出的N个所述有效数据即为时序调整后的数据。