技术总结
本发明公开了一种吉比特速率的全数字时域并行定时同步系统及方法，其系统包括并行插值滤波器、时序调整器、并行数控振荡器、并行定时误差检测器和环路滤波器；当通信系统的定时同步模块启动，并行插值滤波器对接收到的并行数字信号进行定时同步插值，其方法具体包括如下步骤，根据分数间隔补偿信号μ(n)对N路并行数字信号x(n)进行插值滤波；根据使能信号en(n)对插值滤波后的信号g(n)进行时序调整，输出N路并行的有效输出值h(n)；采用Gardner算法根据N路并行的有效输出值h(n)计算获得定时误差e(n)，并根据定时误差获取定时恢复后的N路有效数据y(n)；本发明提供的这种系统及方法，可实现多路并行数字信号的定时同步，降低吉比特速率的高速传输条件下数字定时同步系统对数字器件和芯片处理速度的要求。
技术研发人员：鲁放;董燕;程红伟
受保护的技术使用者：华中科技大学
文档号码：201610908045
技术研发日：2016.10.18
技术公布日：2017.03.15