一种DC‑DCSK保密通信系统及分析处理方法与流程

本发明属于通信领域，具体涉及一种DC-DCSK保密通信系统及分析处理方法。
背景技术：
：混沌现象是一种在某些是非线性系统中看似随意的和不规则运动。混沌信号具有扩频通信系统所需的良好的相关特性，非周期性和类随机性，同时混沌信号具有类噪声性，这使得它们很难检测出来，因此混沌信号在扩频通信和保密通信中具有很好的应用前景。近年来对于混沌数字通信的研究得到了比较迅速的发展，多种混沌数字调制方案被提出，混沌数字信号的传输主要有混沌参数调制和混沌键控(CSK)。混沌参数调制将发送的数字信号隐藏于混沌信号的系统参数中，由于混沌参数调制对外界的干扰十分敏感，在有噪声的情况下这将大大降低通信系统的性能。CSK在抗噪声能力上优于混沌参数调制技术具有比较好的发展前途。CSK数字通信从最初的混沌开关键控(COOK)发展到性能更好的差分混沌键控(DCSK)，调频差分混沌键控(FM-DCSK)和正交混沌键控(QCSK)等。其中FM-DCSK性能优越，被欧盟委员会列为长期研究计划。FM-DCSK大致和DCSK类似只是将DCSK的混沌信号进行调频然后经过调制，因此具有和DCSK类似的缺点：由于使用了传输参考技术，系统浪费了一半的功率发送不含任何数据信息的参考信号，系统性能比相干混沌数字通信系统差。分别在不同的时间段内传输参考信号和信息信号要花费一半的比特时间传输没有携带任何数据信息的参考信号，因而系统的比特传输速率只是其他系统的一半。鉴于系统在比特传输速率和性能方面存在不足，该技术目前只能在一些对数据速率和性能要求并不是很高的场合下应用。DCSK的调制解调原理如图1、2所示。发射机输出的信号是si=xi0<i≤Mbkxi-MM<i≤2M]]>其中xi是混沌发生器产生的混沌序列，bk为第k个比特周期内的1个的信息比特，M为序列被延迟的长度。接收机接收到的信号为riri＝si+ξiξi是信息传输过程中引入的噪声干扰。在接收机中对收到的信号进行相关运算zk=Σi=1Mriri-M=bkΣi=1Mxi-M2+Σi=1Mni(1)(2)]]>式中第(2)项为噪声引起的干扰其均值为0，在接收机中利用Zk与判决门限0比较就可以恢复原始的信息比特。由于花费一半的时间来传输不含有信息的参考序列，导致DCSK的比特速率不高，并且在一个比特周期内DCSK前后两个传输区间引入了信号之间的相关性，使得从收到的信号中提取信息传输的比特率成为可能，降低了系统的安全性。技术实现要素：本发明的目的是提供一种DC-DCSK保密通信系统，以解决现有DCSK系统的比特速率不高、系统安全性低的问题。本发明的另一个目的是提供一种DC-DCSK保密通信系统的分析处理方法。一种DC-DCSK保密通信系统，它包括发射机、混沌信号发生器、接收机；它还包括延时设备、加法器、反相器、乘法器、相关器、判决器，发射机和接收机之间通过第一信道和第二信道两条信道连接，混沌信号发生器包括设在发射机中的第一混沌信号发生器和第二混沌信号发生器，一条信道传输两个混沌信号的和，另一条信道传输两个混沌信号的差，第一混沌信号发生器和第二混沌信号发生器的输出端均与第一加法器相连；第二混沌信号发生器的输出端与第一反相器的输入端相连，第一混沌信号发生器的输出端及第一反相器的输出端与第二加法器的输入端相连；第一混沌信号发生器的输出端还与第一延时设备的输入端相连，第二混沌信号发生器的输出端还与第二延时设备的输入端相连，第一延时设备的输出端分别与第一乘法器和第二乘法器相连；第二延时设备的输出端分别与第三乘法器和第四乘法器相连；第一乘法器及第三乘法器的输出端与第三加法器的输入端相连，第二乘法器及第四乘法器的输出端与第四加法器的输入端相连；第一加法器和第三加法器的输出端通过第一时分复用开关与第一信道相连，第二加法器和第四加法器的输出端通过第二时分复用开关与第二信道相连；第一信道与第三延时设备的输入端相连，第一信道还和第一相关器及第二相关器的输入端相连；第三延时设备的输出端与第一相关器及第三相关器的输入端相连，第二信道与第四延时设备的输入端相连，第二信道还与第三相关器及第四相关器的输入端相连；第四延时设备的输出端分别与第二相关器及第四相关器的输入端相连，第一相关器和第二相关器的输出端与第五加法器的输入端相连，第一相关器的输出端还与第六加法器的输入端相连，第二相关器的输出端还与第二反相器的输入端相连；第三相关器与第四相关器的输出端与第七加法器的输入端相连，第三相关器的输出端还与第八加法器的输入端相连，第四相关器的输出端还与第三反相器的输入端相连；第二反相器的输出端与第六加法器的输入端相连，第三反相器与第八加法器的输入端相连；第五加法器的输出端与第一判决器相连，第六加法器的输出端与第二判决器的输入端相连；第七加法器的输出端与第三判决器的输入端相连；第八加法器的输出端与第四判决器的输入端相连；第一判决器、第二判决器、第三判决器和第四判决器的输出端与并串转换器相连。一种DC-DCSK保密通信系统的分析处理方法，包括以下步骤：(1)在发射机中由第一混沌信号发生器和第二混沌信号发生器产生两路初值不同的混沌信号；(2)将上述两路混沌序列进行线性加减运算得到两路载波序列，分别放入两条独立的第一信道和第二信道中传输，第一信道传输的参考信号为两路信号求和，第二信道传输的参考信号为两路信号求差，传输的参考信号也就是信息的载波；(3)在第k个符号周期内,将要发送的二进制信源序列进行串并转换得到4位二进制信息,调制到两路不同的混沌序列延迟后的序列上形成信息信号(在信息发送的时候是要经过串并转换的，将要发送的序列进行串并转换，每四位一组)；(4)将上述延迟后的信息序列进行加法运算后形成两路信息信号分别在两条第一信道和第二信道中传输；传输的是已经调制信息的信息信号；(5)在接收机中，对接收到的两路信号和延迟后的信号分别进行相关运算,得到4个相关结果；(6)把上一步相关的结果进行加减运算得到4个判决变量后把与判决门限0进行比较就可以的到4位二进制信息。(7)经过并串转换就可以得到原始的二进制序列。本发明利用两条信道在一个时隙内可以传输4比特信息，通信速率提高至传统DCSK的四倍，单条信道利用率达到原DCSK的2倍。由于参考序列是两路混沌序列的线性组合，解调信息需要两条信道上的参考信号，拦截任何一条信道都无法破解该信道上信号所携带的信息，通信系统的安全性更高保密性更好，提高通信的效率和安全性。本发明系统的误码率性能较原DCSK有所提高。附图说明图1是一种DCSK的调制框图；图2是一种DCSK的解调框图；图3是本发明一种DC-DCSK保密通信系统的调制框图；图4是本发明一种DC-DCSK保密通信系统的解调框图；图5是本发明一种DC-DCSK保密通信系统的结构示意图；图6是M＝100时DCSK与本发明DC-DCSK误码率的性能比较图；图7是M＝300时DCSK与本发明DC-DCSK误码率性能比较图；图8是M＝500时DCSK与本发明DC-DCSK误码率性能比较图。图中：发射机(1)，接收机(2)，并串转换器(3)，第一信道(X1)，第二信道(X2)，第一混沌信号发生器(11)，第二混沌信号发生器(12)，第一加法器(13)，第一反相器(14)，第二反相器(29)，第三反相器(212)，第二加法器(15)，第三加法器(112)，第四加法器(113)，第五加法器(27)，第六加法器(28)，第七加法器(210)，第八加法器(211)，第一延时设备(16)，第二延时设备(17)，第一乘法器(18)，第二乘法器(19)，第三乘法器(110)，第四乘法器(111)，第一时分复用开关(114)，第二时分复用开关(115)，第三延时设备(21)，第四延时设备(22)，第一相关器(23)，第二相关器(24)，第三相关器(25)，第四相关器(26)，第一判决器(213)，第二判决器(214)，第三判决器(215)，第四判决器(216)。具体实施方式下面的实施例可以进一步说明本发明，但不以任何方式限制本发明。一种DC-DCSK保密通信系统，它包括发射机1、混沌信号发生器、接收机2；它还包括延时设备、加法器、反相器、乘法器、相关器、判决器，发射机1和接收机2之间通过第一信道(X1)和第二信道(X2)两条信道连接，混沌信号发生器包括设在发射机1中的第一混沌信号发生器11和第二混沌信号发生器12，一条信道传输两个混沌信号的和，另一条信道传输两个混沌信号的差，第一混沌信号发生器11和第二混沌信号发生器12的输出端均与第一加法器13相连；第二混沌信号发生器12的输出端与第一反相器14的输入端相连，第一混沌信号发生器11的输出端及第一反相器14的输出端与第二加法器15的输入端相连；第一混沌信号发生器11的输出端还与第一延时设备16的输入端相连，第二混沌信号发生器12的输出端还与第二延时设备17的输入端相连，第一延时设备16的输出端分别与第一乘法器18和第二乘法器19相连；第二延时设备17的输出端分别与第三乘法器110和第四乘法器111相连；第一乘法器18及第三乘法器110的输出端与第三加法器112的输入端相连，第二乘法器19及第四乘法器111的输出端与第四加法器113的输入端相连；第一加法器13和第三加法器112的输出端通过第一时分复用开关114与第一信道X1相连，第二加法器15和第四加法器113的输出端通过第二时分复用开关115与第二信道(X2)相连；第一信道X1与第三延时设备21的输入端相连，第一信道还和第一相关器23及第二相关器24的输入端相连；第三延时设备21的输出端与第一相关器23及第三相关器25的输入端相连，第二信道X2与第四延时设备22的输入端相连，第二信道X2还与第三相关器25及第四相关器26的输入端相连；第四延时设备22的输出端分别与第二相关器24及第四相关器26的输入端相连，第一相关器23和第二相关器24的输出端与第五加法器27的输入端相连，第一相关器23的输出端还与第六加法器28的输入端相连，第二相关器24的输出端还与第二反相器29的输入端相连；第三相关器25与第四相关器26的输出端与第七加法器210的输入端相连，第三相关器25的输出端还与第八加法器211的输入端相连，第四相关器26的输出端还与第三反相器212的输入端相连；第二反相器29的输出端与第六加法器28的输入端相连，第三反相器212与第八加法器211的输入端相连；第五加法器27的输出端与第一判决器213相连，第六加法器的输出端28与第二判决器214的输入端相连；第七加法器210的输出端与第三判决器215的输入端相连；第八加法器211的输出端与第四判决器216的输入端相连；第一判决器213、第二判决器214、第三判决器215和第四判决器216的输出端与并串转换器3相连。如图3所示，本发明采用两路混沌信号的线性组合作为混沌载波。本发明DC-DCSK系统中每条信道传输的时间帧被划分为两个时隙，第一个时隙内传输长度为M的两个混沌序列的线性组合(一条信道传输两个混沌信号的和，另一条信道传输两个混沌信号的差)作为参考信号，第二个时隙在每条信道上各传输携带了两比特信息的信息序列。每条信道上的2比特信息分别调制在两路不同的混沌信号上。图5是本发明方法的总体框图，其中信号通路如下：在发射机(1)中由第一混沌信号发生器(11)和第二混沌信号发生器(12)产生混沌信号，由第一加法器(13)相加产生第一信道X1上的载波信号；第一混沌信号发生器(11)和第二混沌信号发生器(12)产生的信号通过第一反相器(14)后，经第二加法器(15)输出产生第二信道X2上的载波信号；同时第一混沌信号发生器(11)和第二混沌信号发生器(12)的信号分别经过第一延时设备(16)、第二延时设备(17)延时后经第一乘法器(18)、第二乘法器(19)、第三乘法器(110)第四乘法器(111)与要传输的4bit二进制信息相乘，由第一乘法器(18)和第三乘法器(110)输出的信号由第三加法器(112)求和后作为第一信道X1上的信息信号，由第二乘法器(19)和第四乘法器(111)输出的信号由第四加法器(113)求和作为第二信道X2上的信息信号，两路信道上的载波信号和信息信号分别通过第一时分复用开关(114)和第二时分复用开关(115)在第一信道X1和第二信道X2上分时发送。在接收机(2)中从第一信道X1接收到的信号与其经过第三延时设备(21)延时后的信号在第一相关器(23)中进行相关运算，并与第二信道X2经过第四延时设备(22)延时后的信号在第二相关器(24)中进行相关运算，从第二信道X2接收到的信号与其经过第四延时设备(22)延时后的信号在第四相关器(26)中进行相关运算，并与第一信道X1经过第三延时设备(21)延时后的信号，在第三相关器(25)中进行相关运算；第一相关器(23)与第二相关器(24)输出的结果由第五加法器(27)做求和运算送入第一判决器(213)，输出的结果经过并串转换可以得到传送过来的4bit信息。实施例1(1)发射机分为以下步骤完成(如图3所示)：步骤1：在发射机(1)中由第一混沌信号发生器(11)和第二混沌信号发生器(12)产生两路混沌序列x(i)和y(i)；步骤2：将步骤1中产生的混沌序列由第一加法器(13)相加产生第一信道X1上的载波信号序列x(i)+y(i)；第一混沌信号发生器(11)和第二混沌信号发生器(12)产生的信号通过第一反相器(14)后，经第二加法器(15)输出产生第二信道X2上的载波信号x(i)-y(i)；步骤3：在第k个码元周期内，将二进制信息经过串并转换变成4位并行信号(ak,bk,ck,dk)，分别经过第一延时设备(16)、第二延时设备(17)延时后的混沌序列上产生信息序列得到ak*x(i-M)，bk*y(i-M)，ck*x(i-M)，dk*y(i-M)；步骤4：两路信道上的载波信号和信息信号分别通过第一时分复用开关(114)和第二时分复用开关(115)在第一信道X1和第二信道X2上分时发送。第一条信道的输出为s1(i)=x(i)+y(i)0<i≤Makx(i)+bky(i)M<i≤2M]]>第二条信道的输出为s2(i)=x(i)-y(i)0<i≤Mckx(i)+dky(i)M<i≤2M]]>(2)接收机分为以下步骤完成(如图4所示)：步骤5：接收机对接收到的两路信号r1(i)与r2(i)，两条信道接收端收到的信号表达式分别是：r1(i)＝s1(i)+ξ1(i)r2(i)＝s2(i)+ξ2(i)式中ξ1i和ξ2i是由信道噪声引起的均值为0，方差为N0/2的高斯随机变量。在接收机(2)中从第一信道X1接收到的信号与其经过第三延时设备(21)延时后的信号r1(i-M)在第一相关器(23)中进行相关运算，并与第二信道X2经过第四延时设备(22)延时后的信号r2(i-M)在第二相关器(24)中进行相关运算，从第二信道X2接收到的信号与其经过第四延时设备(22)延时后的信号在第四相关器(26)中进行相关运算，并与第一信道X1经过第三延时设备(21)延时后的信号，在第三相关器(25)中进行相关运算；分别得到四个相关结果：X1=Σi=1Mr1(i)r1(i-M)]]>X2=Σi=1Mr1(i)r1(i-M)]]>X3=Σi=1Mr1(i)r1(i-M)]]>X4=Σi=1Mr1(i)r1(i-M)]]>步骤6：接收机收到两路信号后对信号进行相关运算后的结果进行求和求差运算，第一相关器(23)与第二相关器(24)输出的结果由第五加法器(27)做求和运算送入第一判决器(213)，第一判决器(213)输出的结果与第二相关器(24)输出的结果经过第二反相器(29)后进行由第六加法器(28)求和送入第二判决器(214)，第三相关器(25)与第四相关器(26)输出的结果由第七加法器(210)做求和运算送入第三判决器(215)，第三判决器(215)输出的结果与第四相关器(26)输出的结果经过第三反相器(212)后由第八加法器(211)求和送入第四判决器(216)，得到4路判决变量：Z1＝X1+X2Z2＝X1-X2Z3＝X3+X4Z1＝X3-X4经过判决器可以得到4位2进制信息。a^k=sign(Z1)]]>b^k=sign(Z2)]]>c^k=sign(Z3)]]>d^k=sign(Z4)]]>步骤7：将步骤6中的4比特信息经过并串转换可以得到原信息比特序列，至此完成所有步骤。在AWGN信道下对本系统进行仿真分析：图6、7、8是M＝100、300、500时DCSK与改进后的DC-DCSK误码率性能比较，可见本系统相对于DCSK而言不仅速度和安全性上有优势，在信息误码率上也要低于DCSK系统。当前第1页1 2 3