一种图像处理系统的制作方法

本发明涉及一种图像处理系统，属于数字信号处理领域。
背景技术：
：目前，随着计算机网络通信及嵌入式技术的发展，图像采集系统被广泛应用于生物特征识别、数字信号处理等多个领域中。图像信号作为图像采集系统中的输入源，是通信信息系统研究的关键问题之一。传统的图像采集系统大都依靠计算机的软硬件来实现。然而，这种计算机参与的系统应用场合受到很大限制，难以在工业或军事等复杂环境下灵活运用。技术实现要素：有鉴于此，本发明目的是提供一种实现了无PC参与，具备比ARM等其他嵌入式系统更高的计算运算效率，具有低功耗、低成本、高可靠性和可扩展性强的图像处理系统。为了解决上述技术问题，本发明的技术方案是：一种图像处理系统，由算法处理核心DSP芯片、图像采集传感器、逻辑转换芯片和图像存储器组成，当进行图像信号采集时，算法处理核心DSP芯片利用I2C总线对图像采集传感器进行初始化设置，图像采集传感器完成图像的摄取和A/D变换并按照设置的格式输出图像数据信息，算法处理核心DSP芯片读取经过逻辑转换芯片进行逻辑变换的图像数据信号，并将它们存储到图像存储器中。进一步的，所述算法处理核心DSP芯片为TMS320VC5509。进一步的，所述图像采集传感器为OV7620。进一步的，所述逻辑转换芯片为CPLDEPM7032。进一步的，所述图像存储器为SDRAM。本系统对基于DSP的嵌入式图像采集系统设计进行研究，提出了以TIDSPC5000为算法处理核心、AVR单片机负责系统控制和管理、CMOS传感器采集图像信号源、CPLD作为信号转换模块及SDRAM为存储单元的设计方案。本发明技术效果主要体现在以下方面：实现了无PC参与的图像信号的便携式实时采集和存储，数字信号处理DSP采用哈佛架构，具备比ARM等其他嵌入式系统更高的计算运算效率。基于此方法实现的图像处理系统具有低功耗、低成本、高可靠性、可扩展性强等优点。在大数据及互联网+背景下，具有宽广的应用场景。附图说明图1为本发明的图像处理系统的整体框图；图2为本发明的图像处理系统的SCCB写寄存器的流程图；图3为本发明的图像处理系统的图像采集传感器的工作时序图；图4为本发明的图像处理系统的逻辑转换芯片的逻辑变换电路图。具体实施方式以下结合附图，对本发明的具体实施方式作进一步详述，以使本发明技术方案更易于理解和掌握。参阅图1所示，本系统主要由算法处理核心DSP芯片TMS320VC5509、图像采集传感器OV7620、逻辑转换芯片CPLDEPM7032和图像存储器MICRON公司的SDRAMMT48LC4M16A2TG组成，当进行图像信号采集时，算法处理核心DSP利用I2C总线对CMOS传感器OV7620进行初始化设置，OV7620完成图像的摄取和A/D变换并按照设置的格式输出图像数据信。DSP读取经过CPLD进行逻辑变换的图像数据信号，并将它们存储到SDRAM中。DSP及OV7620的初始化配置：DSP及OV7620需要先进行初始化配置，以确定图像采集传感器的工作模式、窗口大小、扫描方式、输出数据格式等。这些参数是通过TMS320VC5509利用自带的I2C模块对OV7620上的SCCB接口进行配置完成的。DSP对OV7620进行初始化配置只需SCCB写寄存器，SCCB写寄存器的流程图如图2所示设置TMS320VC5509的I2C模块为主设备，地址为0000H，OV7620作为从设备，SlaveaddressW地址为48H。DSP工作时钟为144MHz，7位地址工作模式，传输速率为200kb/s。利用I2C总线对OV7620配置之前，需要先对DSP的I2C模块进行初始化。I2C初始化结构如下：I2C_InitInit={0,/*7位寻址模式*/0x0000,/*自身地址*/144,/*工作时钟MHz*/200,/*信息传递速率(10~500kb/s)*/0,/*接受或发送的位或字节数*/0,/*数字回环模式*/1,/*自由操作模式*/}调用初始化函数初始化I2C模块I2C_setup(&Init)。编写SCCB写寄存器程序时需要注意的是，虽然OV7620的SlaveaddressW地址为48H，但是在CCS中设置的从设备地址是不包含读写位的7位地址。因此，在CCS下从地址应该设置为24H。DSP的I2C模块初始化后，同样，可以利用CCS的芯片支持库实现OV7620的配置。由于OV7620接收I2C总线发送的多个数据时，其子地址递增，因此在发送数据组里，第一个数据是子地址，后面依次是发送到该子地址及后面子地址的数据值。Uint16Config[25]={01,17,39,36,1,4,1,3,100,152,60,188,0,127,162,162,162,0,128,128,0,8,74,226,226,36};调用向I2C模块写入发送数据函数。I2C_write(Config,25,1,0x24,1,30000);其中，第一个参数是指向要发送数据数组的指针，第二个参数是发送数据的长度，第三个参数表示主从模式(0为从模式，1为主模式)，第四个参数是传输模式(1为起始+地址+数据(多个)+结束)，第五个参数定义超时时间。CPLD逻辑变换设计：OV7620是OmniVision公司生产的一款高集成度的高分辨率(640×480)逐行/隔行扫描CMOS数字彩色/黑白视频摄像芯片。图3为0V7620的工作时序。其中PCLK为图像传感器的像素时钟，Y信号为8位亮度信号，UV为8位色度信号，VSYNC为场同步信号，HREF为行同步信号，FODD为奇偶场信号。图像采集的一个关键问题是解决DSP读取并存储OV7620采集的图像数据。根据OV7620的工作时序可知，PCLK像素时钟、VSYNC场同步信号、HREF行同步信号以及FODD奇偶场信号，都是上升沿触发有效信号。因此，需要设计一个合理的逻辑变换系统来实现。不妨设计两路控制信号接入DSP，设计两个中断子程序来实现采集。假设，INT1和INT2为两个中断子程序，分别用来接收VSYNC为场同步信号和HREF行同步信号。DSP的外部中断为下降沿有效，结合OV7620的工作时序，可以设计两个外部中断的逻辑函数。（1）（2）根据逻辑函数，可得真值表。INT1与VSYNC之间的关系可以用真值表1所示。表1INT1与VSYNC的真值表VSYNCINT10110INT2与PCLK、HREF之间的关系可以用真值表2所示。表2INT2与PCLKHREF的真值表PCLKHREFINT2001011101110根据逻辑函数和真值表，进而可以设计出用于实现OV7620和TMS320VC5509之间信号变换的逻辑电路图，如图4所示。经过CPLDEPM7032的逻辑信号变换后，OV7620输出的图像数据控制信号PCLK、HREF和VSYNC转变为符合可有效触发DSP外部中断的逻辑信号。这样，就为DSPTMS320VC5509实现对图像数据的读取与存储提供了硬件基础。图像采集和存储中断程序设计OV7620采集输出的控制信号和数据信号经过CPLD逻辑变换后，能够产生两个有效触发DSP中断的信号INT1和INT2。其中INT1是由场同步信号经过非逻辑门运算产生，而INT2是由像素时钟PCLK和行同步信号HREF经过与非门逻辑运算产生。因此，可以设计INT2中断子程序的功能为读取存储每行图像数据。INT1信号在场同步信号VSYNC的每个上升沿触发一次中断，也就是说，每发生一次INT1中断就采集一场图像数据。INT1和INT2中断服务程序的关键代码：interruptvoidVSYNC(void){*(volatileunsignedint*)IER1=0x0000;//外部中断1禁止flag=flag+1;if(flag>1)*(volatileunsignedint*)IER0=0x0008;//外部中断2使能else*(volatileunsignedint*)IER1=0x0001;//外部中断1禁止}interruptvoidPCLK(void){*(volatileunsignedint*)IER0=0x0000;//外部中断2禁止image_address[i]=((*image_origine)&0x00ff);//存储每个像素图像数据i=i+1;*(volatileunsignedint*)IER0=0x0008;//外部中断2使能if(i>61439){asm("bsetintm");FLAG=1;*(volatileunsignedint*)IER0=0x0000;//外部中断2禁止}}需要注意的是，中断程序的设计中，每次进去中断服务程序时都需要先禁止该外部中断使能，避免重复响应中断。同时，在完成中断程序的功能之后退出中断子程序之前应重新开启该中断服务程序使能，等待下一次中断。本发明技术效果主要体现在以下方面：实现了无PC参与的图像信号的便携式实时采集和存储，数字信号处理DSP采用哈佛架构，具备比ARM等其他嵌入式系统更高的计算运算效率。基于此方法实现的图像处理系统具有低功耗、低成本、高可靠性、可扩展性强等优点。在大数据及互联网+背景下，具有宽广的应用场景。当然，以上只是本发明的典型实例，除此之外，本发明还可以有其它多种具体实施方式，凡采用等同替换或等效变换形成的技术方案，均落在本发明要求保护的范围之内。当前第1页1 2 3