1.基于FPGA的数字调制模式自动识别装置，其特征在于：包括信号采样模块、归一化模块、瞬时幅度谱密度最大值计算模块、瞬时幅度峰度计算模块、调制信号频率分量总净值计算模块和门限判决模块，所述信号采样模块的输出端与归一化模块的输入端连接，所述归一化模块的第一输出端与瞬时幅度谱密度最大值计算模块的输入端连接，所述瞬时幅度谱密度最大值计算模块的输出端与门限判决模块的第一输入端连接，所述归一化模块的第二输出端与瞬时幅度峰度计算模块的输入端连接，所述瞬时幅度峰度计算模块的输出端与门限判决模块的第二输入端连接，所述归一化模块的第三输出端与调制信号频率分量总净值计算模块的输入端连接，所述调制信号频率分量总净值计算模块的输出端与门限判决模块的第三输入端连接。
2.根据权利要求1所述的基于FPGA的数字调制模式自动识别装置，其特征在于：所述归一化模块包括模数转换器、第一累加器、双口RAM单元、第一除法器和归一化处理单元，所述信号采样模块的输出端与模数转换器的输入端连接，所述模数转换器的第一输出端与双口RAM单元的第一输入端连接，所述模数转换器的第二输出端与第一累加器的输入端连接，所述第一累加器的第一输出端与双口RAM单元的第二输入端连接，所述第一累加器的第二输出端与第一除法器的第一输入端连接，所述双口RAM单元的第一输出端与第一除法器的第二输入端连接，所述第一除法器的输出端通过归一化处理单元进而连接至双口RAM单元的第三输入端。
3.根据权利要求2所述的基于FPGA的数字调制模式自动识别装置，其特征在于：所述瞬时幅度谱密度最大值计算模块包括第一FFT运算模块、最大值计算模块和第一平方器，所述双口RAM单元的第二输出端依次通过第一FFT运算模块、最大值计算模块和第一平方器进而连接至门限判决模块的第一输入端。
4.根据权利要求2所述的基于FPGA的数字调制模式自动识别装置，其特征在于：所述瞬时幅度峰度计算模块包括第二平方器、第三平方器、第四平方器、第二累加器、第三累加器和第二除法器，所述双口RAM单元的第三输出端与第二平方器的输入端连接，所述第二平方器的第一输出端依次通过第三平方器和第二累加器进而连接至第二除法器的第一输入端，所述第二平方器的第二输出端依次通过第三累加器和第四平方器进而连接至第二除法器的第二输入端，所述第二除法器的输出端与门限判决模块的第二输入端连接。
5.根据权利要求2所述的基于FPGA的数字调制模式自动识别装置，其特征在于：所述调制信号频率分量总净值计算模块包括加法器、第二FFT运算模块和第四累加器，所述双口RAM单元的第四输出端依次通过加法器、第二FFT运算模块和第四累加器进而连接至门限判决模块的第三输入端。