一种多通道数据采集同步系统及方法与流程

本发明涉及特高压电网测量装置领域，尤其涉及一种多通道数据采集同步系统及方法。
背景技术：
：当前，在特高压电网或者其他电网的多通道高速数据采集中，为了同时记录一个地点的多通道数据，分析故障点信息，需要采集多台设备在线监控数据，这需要在不同地点的数据采集设备具有统一的时间基准，多台设备的同步精度如果不高则采集的电路数据的不具备参考分析价值。同时，在特高压电网或者其他电网的故障波形具有电流大、持续时间短的特点，这种高频、大电流数据会在被采集数据的各通道之间产生严重的相互干扰，如在3通道数据采集中，其中一个通道有输入，即使其他两个通道没有信号输入，也会有很大的串入扰动电流和电压，通道之间的串扰极大的影响仪器工作的稳定性和测量的准确性。技术实现要素：有鉴于此，本发明的实施例提供了一种应用于多通道电路数据采集的多通道数据采集同步系统。本发明提供一种多通道数据采集同步系统，所述多通道数据采集同步系统包括GPS授时模块、ARM底板、信息采样板和计算机，所述GPS授时模块与ARM底板连接，所述ARM底板与信息采样板连接，所述信息采样板与计算机连接，所述GPS授时模块接收GPS卫星信号并发送GPS绝对时间的串口数据和秒脉冲信号给所述ARM底板，所述ARM底板接收GPS授时模块发送的串口信息和秒脉冲信号，并将串口信息和秒脉冲信号发送给信息采样板，所述信息采样板有多个，这些信息采样板共用一个ARM底板，所述GPS授时模块发出的GPS的秒脉冲信号和串口信号在ARM底板上进行多路拆分后发送给每个信息采样板，每个信息采样板相互隔离，所述信息采样板解析GPS授时数据、记录解析GPS授时数据的时间并同时采集电路波形数据，每一信息采样板均检测其接收的电路波形数据中是否有过电压数据，这些信息采集板在其中至少一个信息采样板检测到有过电压数据时同时向计算机发送电路波形数据和时间数据，所述计算机接收、存储和读取网络接口传送的数据并绘制波形曲线图。进一步地，所述信息采样板设有串口、FPGA处理器、采样电路、存储单元、网络接口、独立电源,所述FPGA处理器分别与串口、采样电路、存储单元、网络接口和独立电源连接，所述独立电源与ARM底板连接，所述独立电源提供信息采样板的运行电力，所述FPGA处理器进行数据和信号的接收与处理，所述串口接收ARM底板发送的GPS串口信息，并将GPS串口信息发送给FPGA处理器，GPS秒脉冲信号通过所述ARM底板进行多路拆分后被发送至所述FPGA处理器，所述FPGA处理器接收GPS串口信息和秒脉冲信号进行GPS绝对时间授时，所述FPGA处理器内设临时计时时钟和自守时计时时钟两个时钟，其中临时计时时钟记录所述FPGA处理器接收GPS串口信息到信息解析成功的时间数据，所述自守时计时时钟记录自守时时间数据，所述采样电路采集电路波形数据，所述FPGA处理器将电路波形数据与GPS绝对时间数据以及自守时时间数据一同保存至存储单元。进一步地，所述存储单元包括第一存储单元和第二存储单元，所述第一存储单元临时保存电路波形数据、GPS绝对时间数据和自守时计时数据，当所述FPGA处理器检测到所述第一存储单元中存储有过电压数据时，所述FPGA处理器从所述第一存储单元中抓取电路波形数据、GPS绝对时间授时和自守时计时数据，并将电路波形数据、GPS绝对时间数据和自守时计时数据通过网络接口传送至计算机中，所述网络接口与计算机的连接不畅或传送失败时，所述FPGA处理器将电路波形数据、GPS绝对时间数据和自守时计时数据传送至第二存储单元中存储，待网络接口与计算机的连接网络成功后，所述FPGA处理器再从第二存储单元中将数据经网络接口传送给计算机。进一步地，所述第一存储单元是DDR缓存单元，所述第二存储单元是TF存储单元。进一步地，所述GPS授时模块会在正秒输出一个整秒脉冲PPS，整秒脉冲的同步精度可达100ns。本发明的实施例还提供一种多通道数据采集同步方法，其特征在于：所述包括多通道数据采集同步方法以下步骤：S1:信息采样板和授时模块开机，所述采样电路采集电路波形数据，将所述FPGA处理器设定为自动授时，并设置双计时时钟；临时计时时钟和自守时计时时钟，其中临时计时时钟用于记录FPGA处理器接收到整秒脉冲信号到解析GPS绝对时间的时间间隔，自守时计时时钟用于系统的自守时计数；S2:授时开始，接收GPS秒脉冲信号和串口数据；在FPGA处理器中设置授时使能开始函数，当授时开始，开启秒脉冲中断和串口中断，秒脉冲中断开启后FPGA处理器接收秒脉冲信号，串口中断后FPGA处理器接收GPS模块的串口数据。S3:监测秒脉冲信号；所述FPGA处理器监测所接收的秒脉冲上升沿信号；S4:判断PPS秒脉冲信号是否有上升沿信号；当所述FPGA处理器检测到PPS秒脉冲上升沿信号，进入下一步，若所述FPGA处理器未检测到PPS秒脉冲上升沿信号，则重复步骤S3；S5:临时计时时钟Timer1计时开始；FPGA处理器将临时计时时钟清零并开始计时；S6:解析接收的串口数据并判断串口数据是否有效；所述FPGA处理器对串口数据进行解析，如果时间数据解析成功，则进入下一步，若串口数据解析失败，返回步骤S2；S7:读取相应的GPS绝对时间并判断授时是否成功；若临时计时时钟所计的时间小于1秒,表示GPS绝对时间授时成功，进入下一步,如果临时计时时钟所计数据的时间大于1秒，则表明授时失败，返回步骤S2；S8:自守时计时时钟工作；将临时计时时钟所计时间数据写入自守时计时时钟，自守时计时时钟在写入数据的基础上继续计数，进入下一步；S9:确认是否需要重新授时；自守时计时时钟计时开始后，当自守时计时时钟数值小于GPS授时间隔时间数值,则不触发授时使能开始函数，不重新授时，进入下一步；若自守时计时时钟数值大于GPS授时间隔时间数值则触发授时使能开始函数，返回步骤S2；S10:时间数据同步写入第一存储单元34电路波形数据；所述采样电路持续同步采集电路波形数据，并将电路波形数据保存于第一存储单元，FPGA处理器将GPS绝对时间和自守时时间写入第一存储单元，采样数据中波形发生时间等于GPS授时绝对时间加上自守时计时时钟时间；S11:检测电路波形数据；所述FPGA处理器监测保存于第一存储单元的电路波形数据，当所述FPGA处理器检测到所述第一存储单元中存储有过电压数据时，进入下一步，未检测到所述第一存储单元中存储有过电压数据时，保存满一定周期数据，依次删除时间最早的电路波形数据；S12:数据储存与发送；所述FPGA处理器从第一存储单元中抓取相应的电路波形数据和时间数据，并通过网络接口传送至计算机中，进行下一步，当网络接口与计算机的连接不畅或传送失败时，所述FPGA处理器则将电压数据和时间数据传送至第二存储单元中存储，所述网络接口与计算机的连接网络成功后，再从第二存储单元中将电压数据和时间数据经网络接口传送给计算机；S13:数据解读及分析；所述计算机接收、存储和读取网络接口传送的数据并绘制波形曲线图，根据波形曲线图对电路数据进行分析。进一步地，所述临时计时时钟和自守时计时时钟以100MHz频率计时。进一步地，所述GPS授时时间间隔为5秒。本发明的一种多通道数据采集同步系统，通过对信息采样板的隔立设置，每个信息采样板的独立电源相互隔离，解决了多通道数据信号相互干扰的问题，每一独立的采集通道采用GPS授时加自守时计时的方法来同步各通道时间基准，采用双缓冲计时时钟方式，在多通道电源隔离的同时保证了秒脉冲和串口接受绝对时间的有效性，解决单一依靠GPS可能会出现秒脉冲丢失现象，以及单一自守时计时时钟可能在授时阶段和数据记录阶段过程中发生的数据读取、更新的冲突问题，提升了多台仪器之间的同步性和稳定性。附图说明图1是本发明一种多通道数据采集同步系统的一示意图。图2是图1的信息采样板的一示意图。图3是本发明一种多通道数据采集同步方法的一流程图。具体实施方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地描述。请参考图1，本发明的实施例提供了一种采用双缓冲定时器的GPS授时多通道数据采集同步系统，包括GPS授时模块10、ARM底板20、信息采样板30和计算机40，所述GPS授时模块10与ARM底板20连接，所述ARM底板20与信息采样板30连接，所述信息采样板30与计算机40连接，所述GPS授时模块10接收GPS卫星信号并发送GPS绝对时间的串口数据和秒脉冲信号给所述ARM底板20，所述GPS串口数据是GPS绝对时间数据，所述秒脉冲信号用于判断接收的GPS串口数据是否整秒时间发出,所述ARM底板20接收GPS授时模块10发送的串口信息和秒脉冲信号，并将串口信息和秒脉冲信号发送给信息采样板30，所述信息采样板30有多个，这些信息采样板30共用一个ARM底板20，所述GPS授时模块10发出的GPS的秒脉冲信号和串口信号在ARM底板20上进行多路拆分后发送给每个信息采样板30，每个信息采样板30相互隔离，以减少信号采集过程中的干扰，所述信息采样板30解析GPS授时数据、记录解析GPS授时数据的时间、并同时采集电路波形数据。所述信息采样板30设有串口31、FPGA处理器32、采样电路33、存储单元34、网络接口35、独立电源36,所述FPGA处理器32分别与串口31、计时时钟采样电路33、存储单元34、网络接口35、独立电源36连接，所述独立电源36与ARM底板20连接，所述独立电源36提供信息采样板30的运行电力，所述FPGA处理器32进行数据和信号的接收和处理，所述串口31接收ARM底板20发送的GPS串口信息，并将GPS串口信息发送给FPGA处理器32，GPS秒脉冲信号通过所述ARM底板20进行多路拆分后被发送至所述FPGA处理器32，所述FPGA处理器32在接收GPS串口信息和秒脉冲信号进行GPS绝对时间授时，所述FPGA处理器32内设置临时计时时钟(图未示)和自守时计时时钟(图未示)双时钟，其中临时计时时钟记录所述FPGA处理器32接收GPS串口信息到解析成功的时间，所述自守时计时时钟记录自守时时间数据，所述采样电路33采集电路波形数据，所述FPGA处理器32将电路波形数据与GPS绝对时间数据以及自守时时间数据一同保存至存储单元34，所述存储单元34包括第一存储单元341和第二存储单元342，所述第一存储单元341临时保存电路波形数据、GPS绝对时间数据和自守时计时数据，当所述FPGA处理器32检测到所述第一存储单元341中存储有过电压数据时，所述FPGA处理器32从所述第一存储单元341中抓取电路波形数据、GPS绝对时间数据和自守时计时数据，并将电路波形数据、GPS绝对时间数据和自守时计时数据通过网络接口35传送至计算机40中，多个信息采样板30各自独立检测电路波形数据但相互输出触发信号，至少一个FPGA处理器32检测到过电压数据时，多个块信息采集板30的FPGA处理器32同时向网络接口35发送波形数据和时间数据，若网络接口35与计算机40的连接不畅或传送失败，所述FPGA处理器32将电路波形数据、GPS绝对时间授时和自守时计时数据传送至第二存储单元342中存储，所述网络接口35与计算机40的连接网络成功后，所述FPGA处理器32再从第二存储单元342中将数据经网络接口35传送给计算机40，所述计算机40接收、存储和读取网络接口35传送的数据并绘制波形曲线图，依据波形曲线图进行分析。在本实施例中，所述第一存储单元341是DDR缓存单元，所述第二存储单元342是TF存储单元。在本实施例中，所述GPS授时模块10是Gstar系列GPS模块，产品型号：GS-216。GPS授时模块会在正秒输出一个整秒脉冲PPS，秒脉冲的同步精度可达100ns，同时其串口会输出绝对时间整秒数值。格式如下：$GPRMC,161229.487,A,3723.2475,N,12158,3416,W,0.13,309.62,120598,,*10名称实例单位描述信息代码$GPRMC—RMC规范抬头标准定位时间161229.487—时时分分秒秒.秒秒秒定位状态A—A＝准确数据V＝数据不可靠纬度3723.2475—度度分分.分分分分北半球或者南半球指示器N—北(N)半球或者南(S)半球经度12158.3416—度度度分分.分分分分东半球或者西半球指示器W—东(E)半球或者西(W)半球对地速度0.13节0.0至1851.8节对地方向309.62度实际值日期120598—日日月月年年磁极变量—度东(E)半球或者西(W)半球校验码*10——<CR><LF>——讯息终点当所述FPGA处理器32接收到GPS串口数据进行数据解析时，参照GPS的数据格式，GPS的串口数据(即绝对时间数据)信息中有多个逗号，用来分隔不同的信息，首先按照数据格式获取起始符，判断是否正确，再按照数据格式获取定位状态，判断是否为A，再按照数据格式获取“年”、“月”、“日”、“时”、“分”、“秒”信息，判断“年”的值是否大于2000，在判断“月”的值是否小于等于12，在判断“日”的值是否小于等于31，再判断“时”的值是否小与等于24，在判断“分”的值是否小于等于60，在判断“秒”的值是否小于等于60，如果以上所有判断均正确，则说明获取的GPS时间数据是有效的，串口数据接收成功，否则说明获取的GPS时间数据是无效的，串口数据接收失败。在本实施例中获取GPS串口数据接收成功则设置串口数据接收成功标志位RxdRecieve＝true，串口数据接收失败则设置串口数据接收成功标志位RxdRecieve＝false。一种多通道数据采集同步方法，包括以下步骤：S1:信息采样板30和授时模块10开机，所述采样电路33采集电路波形数据，将所述FPGA处理器32设定为自动授时，并设置双计时时钟；临时计时时钟Timer1和自守时计时时钟Timer2。其中临时计时时钟Timer1用于记录FPGA处理器32接收到整秒脉冲信号到成功解析GPS绝对时间的时间间隔，自守时计时时钟Timer2，用于系统的自守时计数。S2:授时开始，接收GPS秒脉冲信号和串口数据。在FPGA处理器32中设置授时使能开始函数TEenable＝1，当TEenable＝1时授时使能开始，开启秒脉冲中断和串口中断，秒脉冲中断开启后FPGA处理器32接收秒脉冲信号，串口中断后FPGA处理器32接收GPS模块的串口数据。S3:监测秒脉冲信号。所述FPGA处理器32监测所接收的秒脉冲上升沿信号。S4:判断PPS秒脉冲信号是否有上升沿信号。当所述FPGA处理器32检测到PPS秒脉冲上升沿信号，进入下一步，若所述FPGA处理器32未检测到PPS秒脉冲上升沿信号，则重复步骤S3。S5:临时计时时钟Timer1计时开始。FPGA处理器将临时计时时钟Timer1清零并开始计时，在本实施例中临时计时时钟Timer1和自守时计时时钟Timer2以100MHz频率计时，时间精度理论上可达0.1微秒。S6:解析接收的串口数据，并判断串口数据是否有效。所述FPGA处理器32对串口数据进行解析，如果时间数据解析成功，则进入下一步，若串口数据解析失败，返回步骤S2。S7:读取相应的GPS绝对时间，并判断授时是否成功。若临时计时时钟Timer1所计的时间小于1秒,表示GPS绝对时间授时成功，进入下一步,如果临时计时时钟Timer1所计数据的时间大于1秒，则表明授时失败，返回步骤S2。S8:自守时计时时钟工作。将临时计时时钟Timer1所计时间数据写入自守时计时时钟Timer2，自守时计时时钟Timer2在写入数据的基础上继续计数，进入下一步。S9:确认是否需要重新授时。自守时计时时钟Timer2计时开始后，当自守时计时时钟Timer2数值小于GPS授时间隔时间数值,则不触发授时使能开始函数，此时TEenable＝0，不重新授时，进入下一步；若自守时计时时钟Timer2数值大于GPS授时间隔时间数值则触发授时使能开始函数，此时TEenable＝1，返回步骤S2。在本实施例中GPS授时时间间隔为5s，当自守时计时时钟Timer2时间大于5s，则重新授时。S10:时间数据同步写入第一存储单元34电路波形数据。所述采样电路33持续同步采集电路波形数据，并将电路波形数据保存于第一存储单元34，FPGA处理器32将GPS绝对时间和自守时时间写入第一存储单元34，采样数据中波形发生时间等于GPS授时绝对时间加上自守时计时时钟时间。S11:检测电路波形数据。所述FPGA处理器监测保存于第一存储单元34的电路波形数据，当所述FPGA处理器32检测到所述第一存储单元341中存储有过电压数据时，进入下一步。未检测到所述第一存储单元341中存储有过电压数据时，保存满一定周期数据，依次删除时间最早的电路波形数据。S12:数据储存与发送；所述FPGA处理器32从第一存储单元341中抓取相应的电路波形数据和时间数据，并通过网络接口35传送至计算机40中，进行下一步。当网络接口35与计算机40的连接不畅或传送失败时，所述FPGA处理器32则将电压数据和时间数据传送至第二存储单元342中存储，所述网络接口35与计算机40的连接网络成功后，再从第二存储单元342中将电压数据和时间数据经网络接口35传送给计算机40。S13:数据解读及分析；所述计算机40接收、存储并读取网络接口35传送的数据并绘制波形曲线图，根据波形曲线图对电路数据进行分析。实际采集数据结果验证，本发明应用在三通道的过电压暂态录波仪上，GPS授时间隔时间10S，三相采样板采用同一触发信号验证时间同步性，实现效果如下：计算机对每相GPS绝对时间结合自守时计数时间方式分别绘制波形曲线图，显示A、B、C三相波形在时间上对齐，波形重叠度良好，每相开始记录数据的时间有差别，但故障点波形重合，将波形突变点关键点的波形进行放大后得到如下所示波形：A相绝对时间：12时43分29秒触发点时间：912954微秒B相绝对时间：12时43分29秒触发点时间：913380微秒C相绝对时间：12时43分29秒触发点时间：912577微秒其中，触发点时间是指采集系统判断故障电压(过电压)开始记录时刻，将波形突变点关键点的波形放大7倍，获得三相通道的时间误差：C相与B相的时间误差为85580微秒-85562微秒＝18微秒A相与B相的时间误差为85585微秒-85562微秒＝23微秒A相与C相的时间误差为85585微秒-85580微秒＝5微秒-从实验结果可以看到，10S之内自守时误差在25微秒以内，三相多通道采集系统的同步误差在30微秒以内。实物装置实验验证了各采集通道之间的同步精度可以保证在任意时刻达到30微秒以内(授时周期10秒)。保证同一台仪器多采集通道之间的同步性性误差小于30微秒，也可以保证多台仪器之间的同步性误差小于30微秒。在本文中，所涉及的前、后、上、下等方位词是以附图中零部件位于图中以及零部件相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，所述方位词的使用不应限制本申请请求保护的范围。在不冲突的情况下，本文中上述实施例及实施例中的特征可以相互结合。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页1 2 3