一种多路视频同步方法及装置与流程

本发明涉及显示技术领域，尤其涉及一种多路视频同步方法及装置。

背景技术：

在视频显示系统中，为了提升用户的视觉享受品质，视频的分辨率在不断提高，比如分辨率为4096×2160像素的4k高清视频，或分辨率为7680×4320像素的8k超高清视频等，使得视频需要传输和显示的数据流量随其分辨率的提高而不断增加，导致高清视频和超高清视频需要传输和显示的数据流量较为巨大。因此，在高清视频或超高清视频从源端到显示设备的传输过程中，需要同时使用多个视频接口对视频进行多路传输。

然而，由于各视频接口对应的视频处理机制存在差异，且各视频接口在传输对应的视频时，不同视频接口对应的不同传输路径之间可能存在传输相对延迟，这样也就使得多路视频在从同一源端到达显示设备时容易发生视频错位的情形，即多路视频到达显示设备的时间不一致，导致多路视频难以在显示设备同步显示。

此外，如果多个视频接口用于传输由不同源端发送至显示设备的视频时，比如传输监控行业的监控视频或传输拼接显示的拼接视频等，由于不同源端的视频具有不同的时钟频率及传输相位，在多路视频从不同源端到达显示设备时，更容易增大多路视频到达显示设备的不同步误差，从而影响多路视频在显示设备的同步显示。

技术实现要素：

本发明的目的在于提供一种多路视频同步方法及装置系统，用于实现多路视频的同步显示。

为了实现上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种多路视频同步方法，包括：

获取多路视频；

将各路视频分别缓存到不同的先进先出缓存模块中；

当每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量时，将各先进先出缓存模块中所缓存的视频同步读取至显示设备。

与现有技术相比，本发明提供的多路视频同步方法具有如下有益效果：

本发明提供的多路视频同步方法，在获取多路视频后，将各路视频分别缓存到不同的先进先出缓存模块中，然后等每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量时，将各先进先出缓存模块中所缓存的视频同步读取至显示设备，实现多路视频在显示设备的同步显示。虽然多路视频在缓存到对应的先进先出缓存模块中时，不同路径对应的视频之间可能存在信号传输的相对延迟，但由于本发明提供的多路视频同步方法，是在每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量后，才对各个先进先出缓存模块中所缓存的视频进行同步读取，使得多路视频被读取的时间能够保持一致，从而确保多路视频同步输出至显示设备，有效避免多路视频因传输不同步而发生视频错位，或者出现不同步误差，从而确保多路视频在显示设备同步显示。

基于上述多路视频同步方法，本发明的第二方面提供一种多路视频同步装置，所述多路视频同步装置包括：

视频获取模块，用于获取多路视频；

多个先进先出缓存模块，每个先进先出缓存模块缓存一路视频；

写控制模块，用于将视频获取模块获取的每路视频，分别缓存到对应的先进先出缓存模块中；

读控制模块，用于在每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量时，将各先进先出缓存模块中所缓存的视频同步读取至显示设备。

与现有技术相比，本发明提供的多路视频同步装置所能实现的有益效果，与上述技术方案提供的多路视频同步方法所能达到的有益效果相同，在此不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的多路视频同步方法的流程图一；

图2为本发明实施例提供的多路视频同步方法的流程图二；

图3为本发明实施例提供的多路视频同步方法的流程图三；

图4为本发明实施例提供的多路视频同步装置的结构示意图一；

图5为本发明实施例提供的多路视频同步装置的结构示意图二。

附图标记：

1-源端，2-视频获取模块，

3-写控制模块，4-先进先出缓存模块，

41-先进先出缓存子模块，5-读控制模块，

6-视频输出模块，7-显示设备，

8-时钟校准模块。

具体实施方式

为了进一步说明本发明实施例提供的多路视频同步方法及装置系统，下面结合说明书附图进行详细描述。

参阅图1，本发明实施例提供的多路视频同步方法，包括：

步骤s1，获取多路视频。

多路视频可以从同一个源端获取，也可以从不同的源端分别获取，这里所述的源端通常是指视频播放设备。

步骤s2，将各路视频分别缓存到不同的先进先出缓存模块中。

具体为一个先进先出缓存模块中只能对应缓存一路视频，而不能缓存两路或两路以上的视频，以防止多路视频在同一个先进先出缓存模块中出现信号串扰，导致无法对每路视频进行独立的信号读取。

步骤s3，当每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量时，将各先进先出缓存模块中所缓存的视频同步读取至显示设备。

这里所述的读取许可容量是指各先进先出缓存模块中所缓存的视频能够被同步读取时，每个先进先出缓存模块中对应需要缓存的视频容量下限，一般由本领域技术人员根据实际需求自行设定即可。当每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量时，将各先进先出缓存模块中所缓存的视频同步读取至显示设备，便可实现多路视频在显示设备的同步显示。

本发明实施例提供的多路视频同步方法，虽然在将各路视频分别缓存到不同的先进先出缓存模块中时，因各路视频采用了不同的传输路径，容易在各路视频之间出现信号传输的相对延迟，但是，本发明实施例提供的多路视频同步方法，在等到每个先进先出缓存模块中所缓存的视频容量均达到读取许可容量后，才对各个先进先出缓存模块中所缓存的视频进行同步读取，使得各路视频被读取的时间能够保持一致，从而确保多路视频同步输出至显示设备，有效避免多路视频因传输不同步而发生视频错位，或者出现不同步误差，从而确保多路视频在显示设备同步显示。

需要说明的是，上述实施例在将各路视频分别缓存到不同的先进先出缓存模块中，对于多路视频是从同一个源端获取的，还是从不同的源端分别获取的，其具体的缓存方式略有不同。

请参阅图2，当步骤s1中，多路视频从同一个源端获取时，多路视频可分别按照图像像素数据进行划分，即每路视频均包括多组图像像素数据。

此时对应在步骤s2中，将各路视频分别缓存到不同的先进先出缓存模块中具体为：分别按照每路视频中的各组图像像素数据从同一源端扫描获取的顺序，将每路视频中的各组图像像素数据依次缓存到对应的一个先进先出缓存模块中；

此时对应在步骤s3中，读取许可容量按照图像像素数据的组数进行设置，当每个先进先出缓存模块中所缓存的图像像素数据容量均达到读取许可容量时，将各先进先出缓存模块中所缓存的图像像素数据同步读取至显示设备。

具体执行时，一组图像像素数据对应属于一幅图像的一部分，在同一时刻对每路视频对应缓存在先进先出缓存模块的一组图像像素数据进行同步读取，也就是分别从每一个先进先出缓存模块中同步读取一组图像像素数据，由各组图像像素数据共同形成一幅完整的图像。

当从源端扫描获取每幅图像时，通常按照每幅图像从左上到右下的方向进行扫描，分别获取每组图像像素数据。细分落到每组图像像素数据时，也同样按照每组图像像素数据对应图像从左上到右下的方向进行扫描，分别获取每组图像像素数据中的多个图像子像素数据。

为了确保每幅图像都能准确显示，在上述实施例中，按照每组图像像素数据中各图像子像素数据从先往后的扫描顺序，可对应将每组图像像素数据内的各图像子像素数据划分为起始子像素数据、中间子像素数据以及终止子像素数据；这样，以一组图像像素数据对应一次写入周期，在一次写入周期内，从起始子像素数据开始，至终止子像素数据结束，将一组图像像素数据中的起始子像素数据、中间子像素数据以及终止子像素数据依次缓存到对应的一个先进先出缓存模块中；当将各先进先出缓存模块中所缓存的视频同步读取至显示设备时，以一组图像像素数据对应一次读取周期，在一次读取周期内，将每个先进先出缓存模块中所缓存的一组图像像素数据同步读取至显示设备，由各组图像像素数据共同形成一幅完整的图像。

本实施例通过起始子像素数据和终止子像素数据，可以明确每组图像像素数据的数据长度，对每路视频的多组图像像素数据进行准确划分，确保在同一次写入周期，对应缓存到各先进先出缓存模块的各组图像像素数据属于同一幅图像，进而确保在同一次读取周期，对应从每个所述先进先出缓存模块中同步读取的各组图像像素数据属于同一幅图像，从而实现一幅图像的准确显示。

请参阅图3，当步骤s1中，多路视频分别从不同的源端获取时，多路视频可分别按照图像帧进行划分，即每路视频均包括有多帧图像，且各路视频的帧率保持一致；此时，每个先进先出缓存模块中均设置多个先进先出缓存子模块。

此时对应在步骤s2中，将各路视频分别缓存到不同的先进先出缓存模块中具体为：分别按照每路视频中各帧图像从对应源端扫描获取的顺序，将每路视频中的各帧图像依次一一对应的缓存到多个先进先出缓存子模块中。

示例性的，一帧图像对应一个先进先出缓存子模块，按照每路视频中各帧图像从对应源端扫描获取的顺序，在对应的先进先出缓存模块中，将第一帧图像对应写入第一个先进先出缓存子模块，将第二帧图像对应写入第二个先进先出缓存子模块，依此类推，将第i帧图像写入第i个先进先出缓存子模块。

此时对应在步骤s3中，读取许可容量按照图像的帧数进行设置；当每个先进先出缓存模块中所缓存的图像帧数均达到读取许可容量时，将各先进先出缓存模块中所缓存的图像同步读取至显示设备。

需要说明的是，由于本实施例中采用先进先出缓存模块，即先被写入的数据将先被读取，且每个先进先出缓存模块中缓存的图像帧数均达到读取许可容量时，便同步读取各个先进先出缓存模块中缓存的图像，因此，每个先进先出缓存模块中，无需随着对应视频的不断传输而无限增加其先进先出缓存子模块，设置有限个先进先出缓存子模块，比如i个，使得先进先出缓存子模块的个数i超过读取许可容量对应的图像帧数k即可，这样，当第i帧图像写入第i个先进先出缓存子模块时，第一个先进先出缓存子模块中缓存的图像已经被读取，而后可以将第i+1帧图像对应写入第一个先进先出缓存子模块中，将第i+2帧图像对应写入第二个先进先出缓存子模块中，依此循环；从而减少先进先出缓存子模块的使用个数，进而减小先进先出缓存模块的占用空间。

值得一提的是，对于从不同源端获取的多路视频，其各路视频写入缓存的时钟频率和读取的时钟频率可能并不一致，在长时间的写入和读取累积后，如果各路视频写入的时钟频率高于其读取的时钟频率，容易出现先进先出缓存模块存储溢出的现象，而如果各路视频读取的时钟频率高于其写入的时钟频率，容易出现读空的现象。为了避免出现上述问题，本实施例在每个先进先出缓存模块中，按照各帧图像从先往后写入的缓存顺序，对各先进先出缓存子模块设有顺次排列的编号，本实施例提供的多路视频传输同步方法还包括：

在每个先进先出缓存模块中，获取同一时刻被写入图像的先进先出缓存子模块对应的写入编号m，以及被读取图像的先进先出缓存子模块对应的读取编号n；判断写入编号m与读取编号n的差值是否位于最大阈值和最小阈值之间；

如果写入编号m与读取编号n的差值小于最小阈值，则对与读取编号n对应的先进先出缓存子模块中缓存的图像进行重复读取；

如果写入编号m与读取编号n的差值大于最大阈值，则跳过与读取编号n+1对应的先进先出缓存子模块，对与读取编号n+2对应的先进先出缓存子模块中缓存的图像进行读取。

具体执行时，最大阈值和最小阈值均可由本领域技术人员根据实际需求自行设定，示例性的，最小阈值min等于读取许可容量对应的图像帧数k；最大阈值max小于每个先进先出缓存模块中各先进先出缓存子模块的个数i即可，比如max＝i-1，或max＝i-2等。而写入编号m与读取编号n的差值o，一般采用写入编号m减去读取编号n后的差值，即o＝m-n；当o＜min时，说明该路视频读取的时钟频率大于其写入的时钟频率，对与读取编号n对应的先进先出缓存子模块中所缓存的图像进行重复读取，以减慢该路视频的读取速度，补偿该路视频写入的时钟频率，防止出现读空的现象；当o＞max时，说明该路视频读取的时钟频率小于其写入的时钟频率，跳过与读取编号n+1对应的先进先出缓存子模块，对与读取编号n+2对应的先进先出缓存子模块中所缓存的图像进行读取，以加快该路视频的读取速度，补偿该路视频读取的时钟频率，防止出现先进先出缓存模块存储溢出的现象。

因此，本实施例提供的多路视频同步方法，在对各路视频的写入时钟频率和读取时钟频率分别进行即时补偿后，能够有效避免出现读空或先进先出缓存模块存储溢出的现象，确保多路视频稳定的实现同步读取。

本发明实施例还提供了一种多路视频同步装置，请参阅图4和图5，所述多路视频同步装置包括：

视频获取模块2，用于获取多路视频；

多个先进先出缓存模块4，每个先进先出缓存模块缓存一路视频；

写控制模块3，用于将视频获取模块2获取的每路视频，分别写入对应的先进先出缓存模块4中；

读控制模块5，用于在每个先进先出缓存模块4中所缓存的视频容量均达到读取许可容量时，将各先进先出缓存模块4中所缓存的视频同步读取至显示设备7。

与现有技术相比，本发明实施例提供的多路视频同步装置所能实现的有益效果，与上述实施例提供的多路视频同步方法所能达到的有益效果相同，在此不做赘述。

需要说明的是，上述实施例中，视频获取模块2可以与同一个源端1信号连接，如图4所示；也可以分别与不同的源端1信号连接，如图5所示；这里所述的源端通常是指视频播放设备。此外，读控制模块5可以直接与显示设备7信号连接，将各先进先出缓存模块4中所缓存的视频直接同步读取至显示设备7，如图4所示；也可以通过视频输出模块6与显示设备7信号连接，利用视频输出模块6将各先进先出缓存模块4中所缓存的视频同步读取至显示设备7，如图5所示。

当读控制模块5通过视频输出模块6与显示设备7信号连接时，本发明实施例提供的多路视频同步装置属于源端1和显示设备7外部的独立装置，其视频获取模块2包括与多路视频一一对应的多个视频输入接口，源端1发送的多路视频分别通过对应的视频输入接口进入视频获取模块2；而其视频输出模块6包括与多路视频一一对应的多个视频输出接口，与各个先进先出缓存模块41一一对应的多路视频分别通过对应的视频输出接口输出至显示设备7。

可以理解的是，按照视频通信协议的不同标准进行分类，视频输入接口和视频输出接口均存在多种可选类型，比如高清数字显示标准接口(displayport，简称dp)、数字视频接口(digitalvisualinterface，简称dvi)、高清晰度多媒体接口(highdefinitionmultimediainterface，简称hdmi)、低电压差分信号标准接口(low-voltagedifferentialsignalinginterface，简称lvds接口)或者高速串口通讯标准接口(vbyone接口)等。本领域技术人员可以根据视频播放设备以及视频显示设备的类型，分别对应选用较为合适的视频输入接口类型和视频输出接口类型。

值得一提的是，上述实施例中，先进先出缓存模块4可以采用传统的先进先出缓存器(firstinfirstoutput，简称fifo)，也可以采用基于现场可编程门阵列(field-programmablegatearray，简称fpga)的新型的先进先出缓存模块，即fpga模块。需要说明的是，与多路视频一一对应的多个先进先出缓存模块4在采用fpga模块时，各fpga模块可以集成于同一fpga芯片。

具体实施时，fpga芯片根据其内部的随机存取存储器(randomaccessmemory，简称ram)中的程序来设置其工作状态，换句话说，本领域技术人员可以根据多路视频传输的实际需求对fpga芯片的ram进行编程，以确保fpga芯片的工作状态可以满足使用需要，可见，fpga芯片的使用非常灵活，能够提高fpga芯片所在多路视频同步装置的通用性。此外，fpga芯片在断电之后可以恢复为空白状态，有利于实现fpga芯片的多次反复使用。

可以理解的是，请参阅图5，当多路视频分别从不同的源端1获取时，多路视频可分别按照图像帧进行划分，即每路视频均包括有多帧图像，且各路视频的帧率保持一致，此时，每个先进先出缓存模块4均包括多个先进先出缓存子模块41，且每个先进先出缓存子模块41缓存对应一路视频的一帧图像。各路视频在缓存到对应先进先出缓存模块4或从对应先进先出缓存模块4读取的方法，与上述实施例提供的多路视频同步方法中相同，在此不做赘述。

对于从不同源端获取的多路视频，由于其各路视频写入缓存的时钟频率和读取的时钟频率可能并不一致，在多路视频长时间的写入和读取过程中，为了避免出现读空或先进先出缓存模块存储溢出的现象，请继续参阅图5，本实施例提供的多路视频同步装置，在每个先进先出缓存模块4中，按照各帧图像从先往后写入的缓存顺序，对各先进先出缓存子模块41均设有顺次排列的编号；该多路视频同步装置还包括：分别与写控制模块3和读控制模块5信号连接的时钟校准模块8。

具体使用时，时钟校准模块8用于获取同一时刻在每个先进先出缓存模块4中，写控制模块3写入图像对应的先进先出缓存子模块41的写入编号，以及读控制模块5读取图像对应的先进先出缓存子模块41的读取编号，判断写入编号与读取编号之间的差值是否位于最大阈值和最小阈值之间，且根据判断结果发送对应的读取校准指令至读控制模块5，然后由读控制模块5根据读取校准指令执行读取校准动作。

示例性的，当写入编号为m，读取编号为n时，判断写入编号m减去读取编号n后的差值o，是否位于最大阈值max和最小阈值min之间；当o＜min时，说明该路视频读取的时钟频率大于其写入的时钟频率，时钟校准模块8发送“重复读取第n号先进先出缓存子模块中所缓存图像”的读取校准指令至读控制模块5，以减慢读控制模块5对该路视频的读取速度，补偿该路视频写入的时钟频率，防止出现读控制模块5读空的现象；当o＞max时，说明该路视频读取的时钟频率小于其写入的时钟频率，时钟校准模块8发送“读取第n+2号先进先出缓存子模块中所缓存图像”的读取校准指令至读控制模块5，使得读控制模块5跳过第n+1号先进先出缓存子模块，对第n+2号先进先出缓存子模块中所缓存的图像进行读取，以加快读控制模块5对该路视频的读取速度，补偿该路视频读取的时钟频率，防止出现先进先出缓存模块41存储溢出的现象。

因此，本实施例提供的多路视频同步装置，在利用时钟校准模块8在对各路视频的写入时钟频率和读取时钟频率分别进行即时补偿后，能够有效避免出现读控制模块5读空或先进先出缓存模块41存储溢出的现象，确保多路视频稳定的实现同步读取。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。