一种信号分配方法及系统与流程

本发明涉及信号处理技术领域，尤其涉及一种信号分配方法及系统。

背景技术：

随着电子科技的不断发展，观众对画质的要求也越来越高，更多人开始选择高清电视甚至是超高清电视，如4k电视等。

高清晰度多媒体接口(high-definitionmediainterface，hdmi)可以传输超高清信号，如4k信号、8k信号，这种超高清信号具有无压缩、无损的高分辨率以及实时的特性，能够为用户带来高品质的试听感受。比如，在hdmi1.4版本中已经支持4k30hz，hdmi2.0将帧数据提高到了4k60hz，其让画面更加流畅，这也是传输速率增加的结果。

通常情况下，一路hdmi信号可以复用到多个显示设备进行播放显示，此时需要根据显示设备数量进行信号分配。由于hdmi2.0要求数字电路运行在600mhz，为了达到这种要求，必须在深亚微米的工艺上流片，这种工艺的成本很高，且实现复杂，如果使用这种工艺实现信号分配，需要很高的工艺成本，并且开发难度很大。

技术实现要素：

基于上述现有技术的缺陷和不足，本发明提出一种信号分配方法及系统，能够在较低工艺成本下实现简便的信号分配。

为实现上述目的，本发明提供如下的技术方案：

一种信号分配方法，包括：

接收从hdmi的各个数据通道传输来的模拟信号，并将所述各个数据通道传输来的模拟信号转换为数字信号，得到待分配信号；其中，所述数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，所述n为大于1的正整数；

分别对所述待分配信号的每个数据通道中的数据进行数据对齐处理，得到对齐后的待分配信号；

对所述待分配信号的各个数据通道中的数据进行通道同步处理，得到同步后的待分配信号；

将所述待分配信号复用为设定数量的待输出信号；

分别将所述设定数量的待输出信号转换为模拟信号并输出。

优选地，在对所述待分配信号的各个数据通道中的数据进行通道同步处理，得到同步后的待分配信号之后，在将所述待分配信号复用为设定数量的待输出信号之前，该方法还包括：

统计所述待分配信号在预设时间段内出现的错误计数；

当所述错误计数超出预设阈值时，输出中断信号至外部微控制单元，使所述外部微控制单元控制源端重新发送hdmi模拟信号。

优选地，所述统计所述待分配信号在预设时间段内出现的错误计数，包括：

分别统计所述待分配信号的各个数据通道中的数据在预设时间段内出现的错误数量；

将所述各个数据通道中的数据在预设时间段内出现的错误数量进行求和处理，得到所述待分配信号在预设时间段内出现的错误计数。

优选地，该方法还包括：

获取当前标准时钟与数据速率比值和加扰使能，并实时更新。

优选地，该方法还包括：

检测当前时钟的周期是否为标准时钟周期的n倍。

一种信号分配系统，包括：

数据接收器，用于接收从hdmi的各个数据通道传输来的模拟信号，并将所述各个数据通道传输来的模拟信号转换为数字信号，得到待分配信号；其中，所述数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，所述n为大于1的正整数；

数据对齐模块，用于分别对所述待分配信号的每个数据通道中的数据进行数据对齐处理，得到对齐后的待分配信号；

通道同步模块，用于对所述待分配信号的各个数据通道中的数据进行通道同步处理，得到同步后的待分配信号；

数据复用模块，用于将所述待分配信号复用为设定数量的待输出信号；

数据发送器，用于分别将所述设定数量的待输出信号转换为模拟信号并输出。

优选地，该系统还包括：

错误检测模块，用于统计所述待分配信号在预设时间段内出现的错误计数；当所述错误计数超出预设阈值时，输出中断信号至外部微控制单元，使所述外部微控制单元控制源端重新发送hdmi模拟信号。

优选地，所述错误检测模块统计所述待分配信号在预设时间段内出现的错误计数时，具体用于：

分别统计所述待分配信号的各个数据通道中的数据在预设时间段内出现的错误数量；将所述各个数据通道中的数据在预设时间段内出现的错误数量进行求和处理，得到所述待分配信号在预设时间段内出现的错误计数。

优选地，该系统还包括：

状态和控制数据通道模块，用于获取当前标准时钟与数据速率比值和加扰使能，并实时更新。

优选地，该系统还包括：

时钟检测模块，用于检测当前时钟的周期是否为标准时钟周期的n倍。

本发明提出的信号分配方法，接收从hdmi的各个数据通道传输来的模拟信号，并将所述各个数据通道传输来的模拟信号转换为数字信号，得到待分配信号；其中，所述数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，所述n为大于1的正整数；然后对待分配信号进行对齐和通道同步处理，以及将待分配信号复用为设定数量的待输出信号；最后将设定数量的待输出信号转换为模拟信号输出。在本发明中设定数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，能够降低数字时钟频率，可以在较低工艺下实现信号的传输，在此基础上在实现多路信号分配，降低了对工艺的要求，实现更简便。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1是本发明实施例提供的一种信号分配方法的流程示意图；

图2是本发明实施例提供的另一种信号分配方法的流程示意图；

图3是本发明实施例提供的一种信号分配系统的结构示意图；

图4是本发明实施例提供的另一种信号分配系统的结构示意图；

图5是本发明实施例提供的另一种信号分配系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种信号分配方法，参见图1所述，该方法包括：

s101、接收从hdmi的各个数据通道传输来的模拟信号，并将所述各个数据通道传输来的模拟信号转换为数字信号，得到待分配信号；其中，所述数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，所述n为大于1的正整数；

具体的，本发明实施例利用数据接收器接收hdmi信号。hdmi(highdefinitionmultimediainterface，高清晰度多媒体接口)有三个数据通道，传输的是最小化传输差分信号(transition-minimizeddifferentialsignaling，tmds)，tmds是模拟信号。将每个数据通道的模拟信号转换为数字信号后，由各个数据通道的模拟信号转换得到的数字信号综合构成待分配信号，该待分配信号为一路hdmi数字信号。该数字信号的格式为每个时钟输出n个像素点(一个像素点等于一个字节的数据)，且当前时钟周期为标准时钟周期的n倍，n是大于1的正整数。标准时钟＝tmdsclock，hdmi1.4规范中指出带宽范围是rbit<＝3.4gbps，可支持4k30hz分辨率，则该规范下的tmdsclock＝(tmdsbitperiod)/(tmdsclockperiod)ratiois1/10。hdmi2.0规范中指出带宽范围是3.4gbps<rbit<＝6gbps，可支持4k60hz分辨率,则该规范下的tmdsclock＝(tmdsbitperiod)/(tmdsclockperiod)ratiois1/40。

通过数据接收器将每个通道的模拟信号转换为数字信号，格式为每个时钟输出n个像素点，且当前时钟周期为标准时钟周期的n倍，n是大于1的正整数，能够降低数字时钟频率，可以在较低工艺下，实现hdmi2.0的传输。具体的，hdmi2.0发送4k60hz分辨率图像时，数字时钟达到594mhz(每个tmdsclock采样10bit数据)，对工艺要求很高。当数据接收器的串转并格式变为每个tmdsclock采样20bit数据时，tmds时钟只需要297mhz。同理将串转并格式变为n倍时，tmds时钟只需要原来的1/n。可见，本发明实施例对数字信号格式的设置，可以降低时钟频率，从而降低信号处理对工艺的要求，降低开发难度。

s102、分别对所述待分配信号的每个数据通道中的数据进行数据对齐处理，得到对齐后的待分配信号；

具体的，hdmi1.4编码定义了三个周期：videodataperiod(视频数据周期)、dataislandperiod(数据包周期)和controlperiod(控制周期)，不同周期对应了不同的编码方式。hdmi2.0的编码方式有很大改变，但是hdmi2.0的sscp(scramblersynchronizationcontrolperiod，加扰同步控制周期)和hdmi1.4的controlperiod编码方式一致，都使用最大编码方式，本发明实施例根据该controlperiod的编码值将待分配信号每个数据通道中的数据对齐。controlperiod的数据编码后的值只有4种数值：10’h354,10’hab,10’h154,10’h2ab。通过从数据流中寻找这些固定数值，只要检测到这4个数值的任意一个，即可将数据对齐。

s103、对所述待分配信号的各个数据通道中的数据进行通道同步处理，得到同步后的待分配信号；

具体的，可根据controlperiod的编码值的上升沿位置，将待分配信号的各个数据通道中的数据进行通道同步。hdmi2.0的sscp和hdmi1.4的控制周期编码方式相同，都使用最大编码方式(0和1翻转的次数大于等于7)，其他周期的0和1翻转次数都小于等于5(0到1或者1到0表示一次翻转，翻转次数加1；0到0或者1到1，翻转次数不变，统计10bit值里面一共翻转次数)。例如：控制周期的数据编码后的结果只有4个值：10’b1101010100(翻转次数为7),10’b0010101011(翻转次数为7),10’b0101010100(翻转次数为8),10’b1010101011(翻转次数为8)。分别检测三个数据通道的0和1翻转次数从大于等于7，变为小于等于5的切换跳变沿(上升沿或下降沿)，然后将3个通道的上述切换跳变沿对齐即可。

s104、将所述待分配信号复用为设定数量的待输出信号；

具体的，本发明实施例利用数据复用模块，将一路待分配信号复用为多路待输出信号，即设定数量的待输出信号。待输出信号的具体数量可以根据显示设备数量而决定。数据复用模块对待分配信号的复用过程，实际上是将一路待分配信号复制为多路信号。

s105、分别将所述设定数量的待输出信号转换为模拟信号并输出。

具体的，本发明实施例利用数据发送器，实现待输出信号的格式转换及输出。

本发明实施例提出的信号分配方法，接收从hdmi的各个数据通道传输来的模拟信号，并将所述各个数据通道传输来的模拟信号转换为数字信号，得到待分配信号；其中，所述数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，所述n为大于1的正整数；然后对待分配信号进行对齐和通道同步处理，以及将待分配信号复用为设定数量的待输出信号；最后将设定数量的待输出信号转换为模拟信号输出。在本发明中设定数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，能够降低数字时钟频率，可以在较低工艺下实现信号的传输，在此基础上在实现多路信号分配，降低了对工艺的要求，实现更简便。

可选的，在本发明的另一个实施例中，参见图2所示，在对所述待分配信号的各个数据通道中的数据进行通道同步处理，得到同步后的待分配信号之后，在将所述待分配信号复用为设定数量的待输出信号之前，该方法还包括：

s204、统计所述待分配信号在预设时间段内出现的错误计数；

当所述错误计数超出预设阈值时，执行步骤s205、输出中断信号至外部微控制单元，使所述外部微控制单元控制源端重新发送hdmi模拟信号。

其中，所述统计所述待分配信号在预设时间段内出现的错误计数，包括：

分别统计所述待分配信号的各个数据通道中的数据在预设时间段内出现的错误数量；

将所述各个数据通道中的数据在预设时间段内出现的错误数量进行求和处理，得到所述待分配信号在预设时间段内出现的错误计数。

具体的，hdmi2.0spec(softwarerequirementspecification，软件规格说明书)提供了错误检测查找表，本发明实施例通过数据正有效、负有效和0有效查找表，实时检测每个数据通道的数值是否符合标准，如果不符合标准，则说明该数值错误，每检测到一个错误，计数器加1，每10ms将统计的错误计数器输出到只读寄存器，每10ms内所有通道总的错误计数超出阈值(寄存器可配置)时，输出中断信号至外部mcu(microcontrollerunit，微控制单元)以通知source(源端，本实施例中可以理解为tmds发射端)，重新进行calibration(校准)并将校准后的信号通过三个数据通道输出，以保证信号传输正确。

本实施例中的步骤s201～s203、s206～s207分别对应图1所示的方法实施例中的步骤s101～s103和s104～s105，其具体内容请参见图1所示的方法实施例的内容，此处不再赘述。

可选的，在本发明的另一个实施例中，该方法还包括：

获取当前标准时钟与数据速率比值和加扰使能，并实时更新。

具体的，可根据hdmiddc通信协议，监测hdmi2.0scdc(stateandcontroldatachannel，状态和控制数据通道)的tmds配置寄存器，获取当前tmds时钟与数据速率比值和加扰使能，并实时更新。获取当前标准时钟与数据速率比值和加扰使能，可以确定源端发送的是hdmi1.4数据还是hdmi2.0数据。

可选的，在本发明的另一个实施例中，该方法还包括：

检测当前时钟的周期是否为标准时钟周期的n倍。

具体的，本发明实施例使用晶振时钟周期性生成1ms的脉冲高电平，然后实时统计这1ms内待测时钟的计数值k，根据k值的大小，计算出待测时钟的周期。例如：待测时钟频率为50mhz，则1ms内统计的时钟计数k为50000。通过k的值即可反推当前时钟频率，进一步的，可以确认当前时钟的周期是否为标准时钟周期的n倍。

本发明实施例还公开了一种信号分配系统，参见图3所示，该系统包括：

数据接收器100，用于接收从hdmi的各个数据通道传输来的模拟信号，并将所述各个数据通道传输来的模拟信号转换为数字信号，得到待分配信号；其中，所述数字信号的格式为每个时钟输出n个字节的数据，且当前时钟周期为标准时钟周期的n倍，所述n为大于1的正整数；

数据对齐模块110，用于分别对所述待分配信号的每个数据通道中的数据进行数据对齐处理，得到对齐后的待分配信号；

通道同步模块120，用于对所述待分配信号的各个数据通道中的数据进行通道同步处理，得到同步后的待分配信号；

数据复用模块130，用于将所述待分配信号复用为设定数量的待输出信号；

数据发送器140，用于分别将所述设定数量的待输出信号转换为模拟信号并输出。

具体的，本实施例中各个单元的具体工作内容，请参见上述方法实施例的内容，此处不再赘述。

可选的，在本发明的另一个实施例中，参见图4所示，该系统还包括：

错误检测模块150，用于统计所述待分配信号在预设时间段内出现的错误计数；当所述错误计数超出预设阈值时，输出中断信号至外部微控制单元，使所述外部微控制单元控制源端重新发送hdmi模拟信号。

具体的，本实施例中的错误检测模块150的具体工作内容，请参见上述方法实施例的内容，此处不再赘述。

可选的，在本发明的另一个实施例中，所述错误检测模块150统计所述待分配信号在预设时间段内出现的错误计数时，具体用于：

分别统计所述待分配信号的各个数据通道中的数据在预设时间段内出现的错误数量；将所述各个数据通道中的数据在预设时间段内出现的错误数量进行求和处理，得到所述待分配信号在预设时间段内出现的错误计数。

具体的，本实施例中的错误检测模块150的具体工作内容，请参见上述方法实施例的内容，此处不再赘述。

可选的，在本发明的另一个实施例中，参见图5所示，该系统还包括：

状态和控制数据通道模块160，用于获取当前标准时钟与数据速率比值和加扰使能，并实时更新。

具体的，本实施例中的状态和控制数据通道模块160的具体工作内容，请参见上述方法实施例的内容，此处不再赘述。

可选的，在本发明的另一个实施例中，参见图5所示，该系统还包括：

时钟检测模块170，用于检测当前时钟的周期是否为标准时钟周期的n倍。

具体的，本实施例中的时钟检测模块170的具体工作内容，请参见上述方法实施例的内容，此处不再赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(ram)、内存、只读存储器(rom)、电可编程rom、电可擦除可编程rom、寄存器、硬盘、可移动磁盘、cd-rom、或技术领域内所公知的任意其它形式的存储介质中。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。