一种高速大动态稳幅电路的制作方法

文档序号:16400684发布日期:2018-12-25 20:06阅读:357来源:国知局
一种高速大动态稳幅电路的制作方法

本发明涉及电子工程领域,尤其涉及一种高速大动态稳幅电路。

背景技术

接收机系统中经常遇到动态范围拓展和接收增益不稳定的问题。一般的解决办法是采用“灵敏度时间控制”(stc)和“自动增益控制”(agc)相结合的工作模式。

stc工作原理是每次发射脉冲后,产生一个负极性的随时间渐趋于零的控制电压,供给可调增益放大器的控制级从而实现灵敏度控制。但控制信号一般由信号处理系统根据整机系统的需求经过针对性处理后提供,其优点是动态拓展范围宽,但适应性差,控制复杂。而agc电路系统适应性强,控制简单,但一般情况下动态拓展范围窄。

本发明采用高动态检波电路和高速、高灵敏度采样电路相结合的电路构成方式,运用合理的电平配比方案,在接收机内部形成一个闭环高速控制网络,从而达到高动态拓展,高速稳幅控制的效果。此方法可增强接收机的适应性,降低微波接收系统的复杂度。



技术实现要素:

本发明的实施例提供一种高速大动态稳幅电路,能够增强接收机的适应性,降低微波接收系统的复杂度。

为达到上述目的,本发明的实施例采用如下技术方案:

本发明的实施例提供的方法,包括:fpga模块、若干30分贝稳幅单元;所述30分贝稳幅单元包括通讯接口模块、放大器、数控衰减器、功率分配模块、高动态检波器、a/d调理电路、a/d采样电路;

实时检波信号经过所述放大器输入至所述数控衰减器,由所述数控衰减器进行衰减后输入至所述功率分配模块,一部分检波信号经所述功率分配模块输出;一部分检波信号由所述功率分配模块输出至所述高动态检波器,所述高动态检波器对输入的检波信号进行检波后输出至所述a/d调理器,所述a/d调理器将输入的检波信号换成计算机能接受的数字信号后输入至所述a/d采样器,所述a/d采样器采样后将检波信号输入至fpga模块进行分析和处理,输出最佳并行控制信号经过所述通信接口模块至所述数控衰减器,实时调解所述数控衰减器的衰减量。

进一步地,采用3个30分贝稳幅单元对所述检波信号进行分析和处理,利用三路a/d采样电路实现稳幅模块的控制,其中所述a/d采样电路分别设置不同的阈值,通过设定的判断逻辑实现分级稳幅控制。

进一步地,所述的fpga的工作流程为:

1)检测a/d1采样值,当a/d1采样值小于下阈值,则a/d1所对应的衰减器1不衰减,直接跳至a/d2;当a/d1采样值大于下阈值时,通过比对a/d校准数据库,控制衰减器1衰减,等衰减器完成后,跳至a/d2;

2)检测a/d2采样值,当a/d2采样值小于下阈值,则a/d2所对应的衰减器2不衰减,直接跳至a/d3;当a/d2采样值大于下阈值时,通过比对a/d校准数据库,控制衰减器2衰减,等衰减器完成后,跳至a/d3;

3)检测a/d3采样值,当a/d3采样值小于下阈值,则a/d3所对应的衰减器3不衰减,直接跳至a/d1;当a/d3采样值大于下阈值时,通过比对a/d校准数据库,控制衰减器3衰减,等衰减器完成后,跳至a/d1;

4)以此重复上述三个步骤,实时完成稳幅全过程。

进一步地,所述a/d校准数据库包括三个所述a/d采样电路的上阈值、下阈值以及a/d检测数据对应衰减器的衰减值。

进一步地,所述的三路a/d判断逻辑为:

1)当a/d1采样值检测超过下阈值后(若不超过下阈值则跳过),表示a/d1中有信号输入,立即延2us(去除检波器上升沿的振铃信号);

2)a/d1多次采集数据并取平均值,同时与a/d1的a/d校准数据库比较,控制对应的衰减器1衰减,并记录此时的平均值;

3)重复上述两个步骤分别完成a/d2、a/d3对应衰减器2和衰减器3的衰减,当完成后,跳转至a/d1;

4)当检测此时a/d1的输入信号平均值与前一个周期记录的平均值变化小于1db时,保持三路衰减器衰减值不变化;

5)当a/d1的输入信号变化超过1db时,清除衰减器1、衰减器2以及衰减器3的衰减值,并重复步骤1至3过程;

6)重复完成上述步骤。

进一步地,所述下阈值为所述衰减器经过校准过的最低衰减门限,当输入信号值小于等于下阈值时衰减器不衰减;

所述上阈值为所述衰减器经过校准过的最高衰减门限,当输入信号值大于等于下阈值时衰减器衰减最大;

a/d校准数据库为当a/d值介于上阈值和下阈值之间,经过校准形成的a/d值于衰减器衰减值对应关系的a/d校准数据库。

有益效果:本发明为保证微波控制信号的精确性,采用高动态检波电路作为信号采集电路;通过对电平采集电路的合理配置,截取采集信号灵敏度最佳的幅度范围进行检波采样,采样电路运用高速、高精度a/d采样芯片,其采样位数高(实际应用时对0.05v的电压变化有响应),反应速度快,采样后的数据信号由高速fpga芯片进行分析、变换和归一化处理,输出最佳并行控制信号,控制信号实时调节数控衰减器衰减量,使整个控制电路实现快速精确的稳幅输出。

附图说明

为了更清楚地说明本发明实施例中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。

图1为本发明提供的电路结构框图;

图2为本发明提供的agc单元原理图;

图3为本发明提供的稳幅模块框图;

图4为本发明提供的对数放大检波电路原理框图;

图5为本发明提供的对数放大器测试结果;

图6为本发明提供的稳幅控制实现框图。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。下文中将详细描述本发明的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解,当我们称元件被“连接”或“耦接”到另一元件时,它可以直接连接或耦接到其他元件,或者也可以存在中间元件。此外,这里使用的“连接”或“耦接”可以包括无线连接或耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的任一单元和全部组合。本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样定义,不会用理想化或过于正式的含义来解释。

本发明实施例提供一种高速大动态稳幅电路,如图1和2所示,包括:fpga模块、若干30分贝稳幅单元;所述30分贝稳幅单元包括通讯接口模块、放大器、数控衰减器、功率分配模块、高动态检波器、a/d调理电路、a/d采样电路;实时检波信号经过所述放大器输入至所述数控衰减器,由所述数控衰减器进行衰减后输入至所述功率分配模块,一部分检波信号经所述功率分配模块输出;一部分检波信号由所述功率分配模块输出至所述高动态检波器,所述高动态检波器对输入的检波信号进行检波后输出至所述a/d调理器,所述a/d调理器将输入的检波信号换成计算机能接受的数字信号后输入至所述a/d采样器,所述a/d采样器采样后将检波信号输入至fpga模块进行分析和处理,输出最佳并行控制信号经过所述通信接口模块至所述数控衰减器,实时调解所述数控衰减器的衰减量。

本发明的接收系统中有较高的动态范围,输出电平稳定。为了保证接收通道的动态范围,设计中采用agc(自动增益控制电路),电路包括可控衰减器电路、耦合电路、检波电路,稳幅控制电路,其实现原理如图2。

1)可控衰减电路设计

设计中选用hittite公司6位数控衰减器芯片作为高动态agc单元电路的主要器件,该芯片0.5db为基本衰减步进,最大控制衰减量为31.5db。

2)检波电路设计

为了保证系统较大动态范围内的稳定输出,需要对检波电路提出大动态下的线性检波要求,针对要求,设计中选用宽动态的对数检波电路。

图3为对数放大检波电路原理框图。为了实现系统高动态的稳幅线性输出,需要在接收系统内部实现多次agc控制(每次衰减动态0db~25db),将agc控制单元合理布局,使得检波信号控制在线性区,减少检波误差,并有效保证接收通道在大动态调整时的线性度。

为了保证系统较大动态范围内的稳定输出,需要对检波电路提出大动态下的线性检波要求,针对要求,设计中选用宽动态的对数检波电路。图4为对数放大检波电路原理框图。

图5是试验样品的测试结果,实际使用时电路在-45dbm~-10dbm输入时候有较好的动态特性,在射频输入端口增加滤波电路,减少带内噪声和杂谱对灵敏度的影响,改善动态范围。

图6是稳幅控制电路,采用a/di采样电路的ad9226作为稳幅控制电路的数据采集器,通过intel的fpga控制a/d进行数据采集,最后通过数据分析再控制衰减电路实现稳幅功能。

为保证稳幅的精度和效率,我们通过仪器反复进行校准稳幅电路,最终建立幅度与衰减控制码的数据库。

经过校准后发现,当输入信号变化一个检测步进时(检波电路输出信号幅度变化30mv-40mv),a/d的量化数值变化大约80个单位,因此稳幅精度能够实现检测步进的变化。

为保证稳幅控制电路的反应速率,fpga工作采用40mhz时钟,经过实验发现,当外部输入检波信号的幅度发生变化时,且变化幅度大于30mv时,稳幅功能在1us内动作,充分保证了稳幅控制电路的快速反应。

本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于设备实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1