射频模拟信号高速采集板的制作方法

本实用新型涉及模数转换装置技术领域，尤其涉及一种射频模拟信号高速采集板。

背景技术：

模拟-数字信号采集处理应用在通信技术的基础阶段，信号采集处理的优劣程度直接影响到通信结果的准确性。现有技术中对于天线接收到的射频信号的采集一般是一个天线对应一个通道，采样要求的频率较高，造成器件的制作成本较高，信号处理的速度较慢。

技术实现要素：

本实用新型所要解决的技术问题是如何提供一种采样的频率要求低、采样速度快的射频模拟信号高速采集板。

为解决上述技术问题，本实用新型所采取的技术方案是：一种射频模拟信号高速采集板，其特征在于：包括一个模拟信号处理模块、八个阻抗匹配电路、八个A/D转换模块、两个FPGA模块、两个8G DDR2 RAM、一个ARM、一个网口模块、电源模块以及外部时钟模块，所述模拟信号处理模块输出的八路信号分别与一个阻抗匹配电路的输入端连接，每个阻抗匹配电路的输出端与一个所述A/D转换模块的输入端连接，每四个A/D转换模块的输出端与一个FPGA模块的输入端连接，每个所述8G DDR2 RAM与一个所述FPGA模块双向连接，两个所述FPGA模块的输出端与所述ARM的输入端连接，所述ARM的输出端与所述网口模块连接，电源模块与所述高速采集板中需要供电的模块的电源输入端连接，用于为其提供工作电源，外部触发模块的输出端与所述FPGA模块的触发信号输入端连接，外部时钟模块与所述FPGA模块以及ARM的时钟信号输入端连接。

进一步的技术方案在于：所述模拟信号处理模块包括一个分路模块、八个混频模块以及八个低通滤波模块，所述分路模块的输入端接需要处理的模拟信号，所述分路模块的输出端分为八路，每路与一个混频模块的输入端连接，本振模块的输出端分别与每个混频模块的本振信号输入端连接，每个所述混频模块的输出端与一个低通滤波模块的输入端连接，所述低通滤波模块的输出端与所述阻抗匹配电路的输入端连接。

进一步的技术方案在于：所述分路模块包括100MHz的高通滤波器，所述100MHz的高通滤波器的输入端接天线接收的模拟信号，所述100MHz的高通滤波器的输出端分为两路，第一路依次经第一低噪声放大器U1、第一数控衰减模块与一分四分路器的输入端连接，第二路经反向二极管D1后接地，所述一分四分路器的每一路输出端与第二低噪声放大器U2的输入端连接，所述第二低噪声放大器U2的输出端经第二数控衰减模块U3与一分二分路器U4的输入端连接，每个一分二分路器U4输出两路信号，输出的每一路信号经一个射频开关S1后输出。

进一步的技术方案在于：所述混频模块包括无源均衡器，所述均衡器的输入端与所述分路模块的一个输出端连接，所述均衡器的输出端与驱动放大器U5的输入端连接，所述驱动放大器U5的输出端与混频器U6的一个输入端连接，本振模块的输出端与无源网络模块的输入端连接，无源网络模块的输出端与可调增益放大器U7的输入端连接，所述可调增益放大器U7的输出端与所述混频器U6的另一个输出端连接，所述混频器U6的输出端与所述低通滤波模块的输入端连接。

进一步的技术方案在于：所述低通滤波模块包括第一高速运算放大器U8、第一10MHz低通滤波器、第二高速运算放大器U9以及第二10MHz低通滤波器，所述第一高速运算放大器U8的输入端接所述混频模块的输出端，所述第一高速运算放大器U8的输出端与所述第一10MHz低通滤波器的输入端连接，所述第一10MHz低通滤波器的输出端与所述第二高速运算放大器U9的输入端连接，所述第二高速运算放大器U9的输出端与所述第二10MHz低通滤波器的输入端连接，所述第二10MHz低通滤波器的输出端与所述阻抗匹配电路的输入端连接。

采用上述技术方案所产生的有益效果在于：首先，天线接收到的一路射频模拟信号经模拟信号处理模块处理后输出8路中频信号，8路中频信号经过板上各自的阻抗匹配电路，分别送入一个高速的14位A/D转换模块进行处理，然后每四路A/D转换模块输出的数字信号送入一片FPGA 模块进行处理， FPGA模块通过外部的触发信号进行触发，实现将被采信号送入高速的DDR2 RAM进行缓存，后经过高速的ARM芯片TI AM335X读取送入电脑后还原出天线接收的一路射频信号。

所述高速采集板通过将接收到的一路模拟射频信号分为八路中频信号后，再通过八个通道进行处理，不仅降低了对采样频率的要求，制作成本低，还提高了数据处理的速度，且所述采集板采用两个FPGA模块和一个ARM芯片进行数字信号的处理，进一步的提高了数据处理的速度。

附图说明

下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

图1是本实用新型实施例所述射频模拟信号高速采集板的原理框图；

图2是本实用新型实施例所述采集板中模拟信号处理模块的原理框图；

图3是本实用新型实施例所述模拟信号处理模块中分路模块的原理框图；

图4是本实用新型实施例所述模拟信号处理模块中混频模块的原理框图；

图5是本实用新型实施例所述模拟信号处理模块中低通滤波模块的原理框图。

具体实施方式

下面结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是本实用新型还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施例的限制。

如图1所示，本实用新型实施例公开了一种射频模拟信号高速采集板，包括一个模拟信号处理模块、八个阻抗匹配电路、八个A/D转换模块、两个FPGA模块、两个8G DDR2 RAM、一个ARM、一个网口模块、电源模块以及外部时钟模块。所述模拟信号处理模块输出的八路信号分别与一个阻抗匹配电路的输入端连接，每个阻抗匹配电路的输出端与一个所述A/D转换模块的输入端连接，每四个A/D转换模块的输出端与一个FPGA模块的输入端连接，每个所述8G DDR2 RAM与一个所述FPGA模块双向连接，两个所述FPGA模块的输出端与所述ARM的输入端连接，所述ARM的输出端与所述网口模块连接，电源模块与所述高速采集板中需要供电的模块的电源输入端连接，用于为其提供工作电源，外部触发模块的输出端与所述FPGA模块的触发信号输入端连接，外部时钟模块与所述FPGA模块以及ARM的时钟信号输入端连接。

首先，天线接收到的一路射频模拟信号经模拟信号处理模块处理后输出8路中频信号，8路中频信号经过板上各自的阻抗匹配电路，分别送入一个高速的14位A/D转换模块进行处理，然后每四路A/D转换模块输出的数字信号送入一片FPGA 模块进行处理， FPGA模块通过外部的触发信号进行触发，实现将被采信号送入高速的DDR2 RAM进行缓存，后经过高速的ARM芯片TI AM335X读取送入电脑后还原出天线接收的一路射频信号。

所述高速采集板通过将接收到的一路模拟射频信号分为八路中频信号后，再通过八个通道进行处理，不仅降低了对采样频率的要求，还提高了数据处理的速度，制作成本低，且所述采集板采用两个FPGA模块和一个ARM芯片进行数字信号的处理，进一步的提高了数据处理的速度。

A/D转换模块：所述A/D转换模块主要采用AD9643芯片，AD9643芯片是一款双通道、14位、采样速率最高达250 MSPS的模数转换器（ADC），旨在为低成本、小尺寸、宽带宽、多功能通信应用提供解决方案。这款双通道ADC采用多级、差分流水线架构，并集成了输出纠错逻辑。每个ADC均具有宽带宽输入，支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动，使转换器保持出色的性能。ADC输出数据直接路由至两个外部14位LVDS输出端口，格式化为交错式或通道复用式。需要时，灵活的关断选项可以明显降低功耗。设置与控制编程利用三线式SPI兼容型串行接口来完成。AD9643采用64引脚LFCSP封装，额定温度范围为−40°C至+85°C工业温度范围。

FPGA模块（现场可编程门阵列）：FPGA模块可以使用EP3C120F780I7，采用ALTERA Cyclone III芯片，存储器由2片x16/32/64 Mb 16位总线FLASH、2片x4/8Mb 16位总线SRAM和2片x64/128Mb 16位总线SDRAM组成。

千兆网口处理芯片ARM：ARM可以使用 TI AM335X ，TI AM335X ARM Cortex-A8是第一款基于ARMv7架构的应用处理器，并且是有史以来ARM开发的性能最高、最具功率效率的处理器。Cortex-A8处理器的速率可以在600MHz到超过1GHz的范围内调节，能够满足那些需要工作在300mW以下的功耗优化的移动设备的要求；以及满足那些需要2000 Dhrystone MIPS的性能优化的消费类应用的要求。

DDR2 内存器：每1片8G DDR2 RAM器件连接一个FPGA。

如图2所示，所述模拟信号处理模块包括一个分路模块、八个混频模块以及八个低通滤波模块，所述分路模块的输入端接需要处理的模拟信号，所述分路模块的输出端分为八路，每路与一个混频模块的输入端连接，本振模块的输出端分别与每个混频模块的本振信号输入端连接，每个所述混频模块的输出端与一个低通滤波模块的输入端连接，所述低通滤波模块的输出端与所述阻抗匹配电路的输入端连接。

所述模拟信号处理模块的工作原理如下：天线接收到的一路射频信号经分路模块变换为八路射频信号分别输出给一个混频模块与本振输出的时钟进行混频处理，使射频信号下变频至中频信号，输出的中频信号再经过低通滤波模块进行处理后输出。

进一步的，如图3所示，所述分路模块包括100MHz的高通滤波器，所述100MHz的高通滤波器的输入端接天线接收的模拟信号，所述100MHz的高通滤波器的输出端分为两路，第一路依次经第一低噪声放大器U1、第一数控衰减模块与一分四分路器的输入端连接，第二路经反向二极管D1后接地，所述一分四分路器的每一路输出端与第二低噪声放大器U2的输入端连接，所述第二低噪声放大器U2的输出端经第二数控衰减模块U3与一分二分路器U4的输入端连接，每个一分二分路器U4输出两路信号，输出的每一路信号经一个射频开关S1后输出。

原理：输入信号通过一个100MHz的高通滤波器，抑制不感兴趣的较低频信号；反向二极管D1保护后端电路以免瞬时高功率信号损坏；之后，经过一个低噪声放大器，几个数控衰减器，以达到扩展动态范围的目的；射频开关S1是这个模块的最后一部分，多路开关允许关断任意一路射频信号。

芯片选择：低噪声放大器LNA可以采用SPF5043：SPF5043是RFMD公司一款宽带低噪声放大器，芯片内部集成输入输出50欧姆匹配，芯片可提供18.5dB的增益，以及宽带内的小于1dB的噪声系数，22dBm的1dB压缩点。数控衰减器可以采用DAT-15R5-SN ，本数控衰减器是一款DC-4000MHz宽带数控衰减器，步进0.5dB，并且可达到0.1dB的衰减精度。射频开关S1可以采用HMC284MS8G：此芯片是一款宽带DC-3.5GHz单刀双掷射频开关S1，具有高隔离度、功耗低等特点。

进一步的，如图4所示，所述混频模块包括无源均衡器，所述均衡器的输入端与所述分路模块的一个输出端连接，所述均衡器的输出端与驱动放大器U5的输入端连接，所述驱动放大器U5的输出端与混频器U6的一个输入端连接，本振模块的输出端与无源网络模块的输入端连接，无源网络模块的输出端与可调增益放大器U7的输入端连接，所述可调增益放大器U7的输出端与所述混频器U6的另一个输出端连接，所述混频器U6的输出端与所述低通滤波模块的输入端连接。

原理：混频模块实现将从分路模块输出的射频信号RF经无源均衡器、驱动放大器U5以及混频器U6输出中频信号IF。

芯片选择：驱动放大器U5可以采用BG14A ，该MMIC具有16dB增益，1dB压缩点为19.7dBm；采用sot-89封装，易使用。混频器U6可以采用SYM25-DHW：本混频器U6是mini公司一款宽带高可靠性无源混频器U6；主要性能指标如下：频率范围80MHz-2.5GHz；变频损耗6.4dB；IP3 30dBm。

进一步的，如图5所示，所述低通滤波模块包括第一高速运算放大器U8、第一10MHz低通滤波器、第二高速运算放大器U9以及第二10MHz低通滤波器，所述第一高速运算放大器U8的输入端接所述混频模块的输出端，所述第一高速运算放大器U8的输出端与所述第一10MHz低通滤波器的输入端连接，所述第一10MHz低通滤波器的输出端与所述第二高速运算放大器U9的输入端连接，所述第二高速运算放大器U9的输出端与所述第二10MHz低通滤波器的输入端连接，所述第二10MHz低通滤波器的输出端与所述阻抗匹配电路的输入端连接。

所述低通滤波模块是用于实现模拟信号成型滤波的功能。

芯片选择：单端高速运算放大器可以使用ADA4817，ADA4817-1是具有FET输入的单位增益稳定、超高速电压反馈型放大器。这些放大器采用ADI公司的专有超快速互补双极性(XFCB)工艺制造，工作噪声极低，输入阻抗非常高。低通滤波器可以使用现有的或定制的 10MHz低通滤波器。