本实用新型涉及通信控制领域，尤其涉及一种通信电路。
背景技术：
智能通信平台，利用现代发达的网络通信技术，将生活相关的设备、设施集成，构建高效管理系统，为人们提供安全便利舒适节能的居住环境，但是现代通信电路功耗低，操作复杂，从而导致使用者工作效率低下。
技术实现要素：
本实用新型的目的在于提供一种通信电路，以解决上述技术问题，为实现上述目的本实用新型采用以下技术方案：
一种通信电路，电路中芯片D1的GND1端口接地，芯片D1的RXD端口经电阻R1接RX端口，同时电阻R1经电容C1接地，芯片D1的TXD端口经电容C10接电阻R2，电阻R2接TX端口，同时芯片D1的TXD端口经电容C2接地，电容C2分别经电容C9、电容C6及电容C4接电源，芯片D1的VIO端口接电源，芯片D1的VCC端口接电源，同时VCC端口分别经电容C11和电容C7接地，芯片D1的GND2端口接GND_BUS端口，芯片D1的VISOIN端口分别经电容C3和电容C5接GND_BUS端口，同时芯片D1的VISOIN端口经电容C12接GND_BUS端口，芯片D1的RS端口经电阻R3接GND_BUS端口，芯片D1的CANH端口和CANL端口分别接H端口和N端口，同时芯片D1的CANH端口经电阻R4接CANL端口，芯片D1的VISOOUT端口分别经电容C8和电容C12接地。
在上述技术方案基础上，所述芯片D1采用ADM3053型隔离式 CAN 总线物理层收发器。
本实用新型设计的通信电路，采用ADM3053型隔离式 CAN 总线物理层收发器，具有电路简单、稳定性高、开发难度小、生产成本低的特点，节约电路空间，同时采用CAN总线通信，提高电路整体的运行稳定性。
附图说明
图1为本实用新型的电路图。
具体实施方式
下面结合附图和具体实施例对本实用新型作进一步详细阐述。
一种通信电路，电路中芯片D1的GND1端口接地，芯片D1的RXD端口经电阻R1接RX端口，同时电阻R1经电容C1接地，芯片D1的TXD端口经电容C10接电阻R2，电阻R2接TX端口，同时芯片D1的TXD端口经电容C2接地，电容C2分别经电容C9、电容C6及电容C4接电源，芯片D1的VIO端口接电源，芯片D1的VCC端口接电源，同时VCC端口分别经电容C11和电容C7接地，芯片D1的GND2端口接GND_BUS端口，芯片D1的VISOIN端口分别经电容C3和电容C5接GND_BUS端口，同时芯片D1的VISOIN端口经电容C12接GND_BUS端口，芯片D1的RS端口经电阻R3接GND_BUS端口，芯片D1的CANH端口和CANL端口分别接H端口和N端口，同时芯片D1的CANH端口经电阻R4接CANL端口，芯片D1的VISOOUT端口分别经电容C8和电容C12接地。
所述芯片D1采用ADM3053型隔离式 CAN 总线物理层收发器。
本实用新型设计的通信电路中ADM3053 内部集成了iso Power DC/DC 转换器、一路低功耗 CAN 总线收发器、二路数字信号隔离藕合器。因此，我们只需用使用一个 ADM3053芯片，就能替代传统的 CAN 总线隔离通信电路中需要的三个主要的功能部件：光电隔离器或磁藕隔离器、DC/DC 隔离电源模块、CAN 总线收发器。这也使得我们的 CAN 总线通信电路得到较大的简化，节省电路空间。ADM3053 芯片的左右两边管脚，分别属于电气隔离的逻辑部份电路及 CAN 总线电路，这使得芯片应用电路在PCB布板时，可以方便地分隔逻辑部分电路及总线部分电路。根据芯片的资料，我们得知，ADM3053 的隔离电压为2.5KV。宽体的SOIC封装，对于PCB布线的电气隔离需求可以轻松满足。电路中只需要用到4个电阻，11个电容。其中，电阻R1与电容C1组成逻辑端UART接口RX脚的接收数据滤波器；同样地，R2和 C2组合，组成逻辑端UART接口TX脚的发送数据滤波器。这两组电阻与电容的组合，通过搭配合的数值，可以有效地减少干扰数据接收。与 UART 接口 RX 线路相比，TX 信号线路多了一个电容 C10。其作用为隔离控制器的 TX 引脚与 ADM3053 引脚 TXD 之间的直流电平。ADM3053当TX脚为低电平时，CAN总线端输出状态0，CANH脚输出高电平，CANL脚输出低电平；当TX脚为高电平或者悬空时，CAN总线输出端输出状态 1，CANH 脚、CANL 脚都为高阻态，两脚之间的电位关系由外部电路决定。如果节点的控制器出现错误，在 UART 接品的TX 引脚持续长时间输出低电平的情况下，节点 CAN 总线端持续处于状态 0,对 CAN 总线锁死，从而影响到CAN 总线的正常工作。当然，ADM3053 内部的数字信号隔离器，其实已经可以避免这种情况的发生，我们增加 C10 电容，只是额外的增加一个保障，
Vio 是搭配的控制器IO引脚的电平电压。当搭配IO引脚高电平为 3.3V 的控制器时，Vio 接+3.3V电压；当搭配IO引脚高电平为5V的控制器时，Vio接+5V电压。C4、C6、C9为引脚电平电压的滤波及退藕电容。+5V_I为ADM3053的电源供电，接入芯片的VCC引脚，对芯片逻辑部分进行供电。芯片内部的隔离DC/DC转换模块的电源，从VCC 引脚的5V 供电，转换产生另一个独立的5V隔离电源，接芯片 Visoout引脚输出。Visoout 输出的5V电压，可以直接接入Visoin引脚，给芯片的CAN总线部分进行供电。因此，在应用电路中，C7、C11 为芯片输出电源的滤波退藕电容；C8、C12 为芯片 DC/DC 转换输出的电源滤波及退藕电容。C3、C5 则为芯片 CAN 总线部分供电的退藕电容。 R3 是 CAN 总线数据响应时间的调节电阻。通过选择不同的阻值，可以调节 UART 接口与 CAN 总线之间的数据传输延时数值。比如,UART 接口的 TX 脚逻辑由 1 变为 0,到 CAN 总线输出由状态 1 变成状态0的延时时间，以及 UART 接口 RX 也出现逻辑 0 的时间延时；同样地数据 1 的传输也有延时。在 ADM3053 数据书里面，给出了 0 欧姆以及 47K 欧姆两种阻值对应的延时数值，
以上所述为本实用新型较佳实施例，对于本领域的普通技术人员而言，根据本实用新型的教导，在不脱离本实用新型的原理与精神的情况下，对实施方式所进行的改变、修改、替换和变型仍落入本实用新型的保护范围之内。