数据转换装置及图像传输系统的制作方法

本申请涉及数据处理技术领域，具体而言，涉及一种数据转换装置及图像传输系统。

背景技术：

lvds(low-voltagedifferentialsignaling，低电压差分信号)接口又称rs-644总线接口，是一种数据传输和接口技术。lvds接口是lcdpanel通用的接口标准，多用于大尺寸(比如，7寸以上)显示设备中图像传感器的通用接口。

mipi(mobileindustryprocessorinterface，移动产业处理器接口)接口是诸如手机之类的移动设备的移动设备芯片通用的视频输入接口。lvds接口和mipi接口不能直接连接，因此图像传感器也就不能和移动设备芯片直接对接。

在实际应用场景中，用户往往需要将图像采集设备(比如，照相机)拍摄的照片或视频传送到移动设备(比如，手机)上进行浏览，由于图像采集设备采用的lvds接口与移动设备采用的mipi接口不能直接连接，导致图像采集设备中的数据无法传送到移动设备上，如何提供一种将lvds数据转换为mipi数据的技术方案，成为本领域技术人员急需解决的技术问题。

技术实现要素：

有鉴于此，本申请的目的在于提供一种数据转换装置，以及图像传输系统，以解决上述问题。

第一方面，本申请实施例提供一种数据转换装置，所述数据转换装置采用现场可编程门阵列(field－programmablegatearray，fpga)实现，所述数据转换装置用于将低电压差分信号接口lvds数据转换为移动产业处理器接口mipi数据，所述装置包括降频单元、数据速率转换单元及数据打包单元；

所述降频单元包括输入端和输出端，所述降频单元的输入端用于接收输入的lvds数据；

所述降频单元的输出端与所述数据速率转换单元的输入端连接，用于对输入的lvds数据进行降频处理，并将串行输入的lvds数据进行降频处理后以并行方式输出至所述数据速率转换单元；

所述数据速率转换单元输出端与所述数据打包单元的输入端连接，用于将降频处理后的lvds数据转换成分频的mipi数据后输出至所述数据打包单元；

所述数据打包单元用于将接收的分频的mipi数据打包成未分频的mipi数据后以串行方式输出至与数据转换装置连接的移动设备芯片的mipi接口。

可选地，在本申请实施例中，所述装置还包括：控制命令接收单元及时钟信号生成单元；

所述控制命令接收单元用于接收控制命令；

所述时钟信号生成单元与所述数据速率转换单元及数据打包单元连接，所述时钟信号生成单元为所述数据速率转换单元提供mipi分频时钟信号，所述时钟信号生成单元为所述数据打包单元提供mipi时钟信号；

所述控制命令接收单元与所述时钟信号生成单元连接，所述时钟信号生成单元根据所述控制命令接收单元接收的控制命令，调整mipi分频时钟信号及mipi时钟信号。

可选地，在本申请实施例中，所述装置还包括：控制命令存储单元及同步信号控制单元；

所述控制命令存储单元与所述控制命令接收单元连接，用于存储所述控制命令；

所述控制命令存储单元还与所述同步信号控制单元连接；

所述同步信号控制单元根据所述控制命令，生成用于控制产生lvds数据所需要的同步信号。

可选地，在本申请实施例中，所述数据速率转换单元包括先进先出存储器，所述先进先出存储器用于将降频处理后的lvds数据转换成分频的mipi数据。

可选地，在本申请实施例中，所述时钟信号生成单元包括锁相环。

可选地，在本申请实施例中，所述降频单元的输入端包括多路差分输入，其中，所述降频单元的输入端包括一路lvds时钟信号输入和至少八路lvds数据输入。

可选地，在本申请实施例中，所述数据打包单元的输出端为多路差分输出，其中，一路输出为mipi时钟输出，至少四路mipi数据输出。

可选地，在本申请实施例中，所述降频单元将输入的lvds数据，降频处理为八分之一频率的lvds数据后，输入到所述数据速率转换单元。

可选地，在本申请实施例中，所述时钟信号生成单元为所述数据速率转换单元提供八分之一频率的mipi分频信号；

所述数据速率转换单元将八分之一频率的lvds数据转换成八分之一频率的mipi数据。

第二方面，本申请实施例还提供一种图像传输系统，所述图像传输系统包括图像采集设备、移动设备及第一方面所描述的数据转换装置：

所述图像采集设备包括图像传感器，所述移动设备包括移动设备芯片；

所述数据转换装置连接于所述图像传感器的lvds接口与所述移动设备芯片的mipi接口之间，用于将所述图像采集设备输出的lvds数据转换为mipi数据后，在所述移动设备上进行显示。

本申请实施例提供的数据转换装置及图像传输系统。其中，数据转换装置用于将低电压差分信号接口lvds数据转换为转移动产业处理器接口mipi数据，所述装置包括降频单元、数据速率转换单元及数据打包单元。所述降频单元包括输入端和输出端，所述降频单元的输入端用于接收输入的lvds数据。所述降频单元用于对输入的lvds数据进行降频处理，并将串行输入的lvds数据以并行方式输出。所述降频单元的输出端与所述数据速率转换单元的输入端连接，所述降频单元将降频处理后的lvds数据输入所述数据速率转换单元。所述数据速率转换单元用于将降频处理后的lvds数据转换成分频的mipi数据。所述数据速率转换单元的输出端与所述数据打包单元的输入端连接，所述数据速率转换单元用于将分频的mipi数据输入所述数据打包单元。所述数据打包单元用于将接收的分频的mipi数据进行打包成未分频的mipi数据。所述数据打包单元的输出端将打包后的mipi数据以串行方式输入所述mipi接口。在本申请实施例中通过降频单元、数据速率转换单元及数据打包单元实现lvds数据转换成mipi数据，采用fpga方案实现上述数据转换装置，具有开发成本低，开发周期短及修改灵活的特点。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种数据转换装置的结构示意图；

图2为本申请实施例提供的另一种数据转换装置的结构示意图；

图3为本申请实施例提供的数据转换装置的具体应用实例图；

图4为本申请实施例提供的图像传输系统的结构示意图。

图标：1-图像传输系统；10-数据转换装置；11-降频单元；12-数据速率转换单元；121-先进先出存储器；13-数据打包单元；14-控制命令接收单元；15-时钟信号生成单元；151-锁相环；16-控制命令存储单元；17-同步信号控制单元；20-图像采集设备；21-图像传感器；30-移动设备；31-移动设备芯片。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

为了解决背景技术中的技术问题，现有技术采用为专门目的而设计的集成电路(applicationspecificintegratedcircuit，asic)芯片实现lvds数据转换成mipi数据，具体地，将集成电路芯片连接于lvds接口与mipi接口之间。

上述解决方案虽然能够解决lvds数据转换成mipi数据，但芯片开发成本较高、开发周期较长，一旦芯片流片之后要进行修改灵活性就较差。同时，现有市面上已有的集成电路芯片在实现lvds数据转换成mipi数据时，一般只支持1080p*60fps的数据量传输，而目前的图像采集设备(比如，照相机)的主流分辨率都已经达到4k分辨率，目前集成电路芯片的数据传输能力显然是无法满足对上述图像采集设备的数据传输的。

为了解决上述问题，请参照图1，本申请实施提供以下面所述的一种数据转换装置10，该数据转换装置10采用现场可编程门阵列fpga实现，数据转换装置10用于将低电压差分信号接口lvds数据转换为转移动产业处理器接口mipi数据，数据转换装置10可以包括降频单元11、数据速率转换单元12及数据打包单元13。

降频单元11包括输入端和输出端，输入端包括时钟信号输入端和lvds数据输入端。降频单元11的输入端接收lvds时钟信号，降频单元11的lvds数据输入端输入lvds数据，在本申请实施例的一种可选实施方式中，输入端包括1路lvds时钟信号(lvds_clk)输入及8路lvds数据(lvds_in[7:0])输入，其中，8路lvds数据以串行的方式输出。

降频单元11接收到lvds数据后，对lvds数据进行降频处理，并将串行输入的lvds数据以并行方式从降频单元11的输出端输出。在本申请实施例中，可选地，将lvds数据的频率将分频为lvds时钟信号的1/8频率，同时输出端的lvds数据输出变为64路。在降频单元11中可以包括移位寄存器，通过移位寄存器实现串行输入并行输出。降频单元11的输出端还包括一路时钟信号输出。

数据速率转换单元12的输入端可以包括与降频单元11的输出端对应的多路输入，其中，降频单元11的输出端中的1/8频率的lvds时钟信号(lvds_clk_div8)输出到数据速率转换单元12的时钟信号输入端；降频单元11的输出端中的64路lvds数据(lvds_data[63:0])输出到数据速率转换单元12对应的64路数据输入端。

数据速率转换单元12的输入端还可以包括一路mipi时钟信号输入，下面以输入1/8频率的mipi时钟信号(mipi_clk_div8)为例进行说明。数据速率转换单元12用于根据输入1/8频率的lvds时钟信号和1/8频率的mipi时钟信号对输入的lvds数据进行处理。具体地，数据速率转换单元12将1/8频率的lvds数据转换为1/8频率的mipi数据，在此过程中，可以通过压缩行空白的比例，提高行时间的占用率。

数据速率转换单元12的输出端包括一路时钟信号输出和32路mipi数据(mipi_data[31:0])输出，其中输出的时钟信号为1/8频率的mipi时钟信号，32路mipi数据输出1/8分频的mipi数据。

数据打包单元13的输入端包括两路时钟信号输入及32路mipi数据输入，其中，一路时钟信号输入与数据速率转换单元12的时钟信号输出连接，输入1/8频率的mipi时钟信号；另一路时钟信号输入为期望数据打包单元13输出mipi数据所对应频率的时钟信号，比如，在本申请实施例中，另一路时钟信号输入mipi时钟信号。

数据打包单元13将接收的1/8分频的mipi数据进行打包处理，具体地，将8路输入数据进行合并，经过合并从数据打包单元13的4路数据输出中输出打包后的mipi数据(mipi_out[3:0])，打包后的mipi数据为未分频的mipi数据，即数据打包单元13的输出数据的频率为mipi频率。

数据打包单元13还将打包后的数据以串行方式输出。

请参照图2，在本申请实施例中，数据转换装置10还可以包括控制命令接收单元14及时钟信号生成单元15。

控制命令接收单元14用于接收控制命令，具体地，控制命令接收单元14可以通过时钟线scl和双向数据线sda与移动设备芯片连接。

时钟信号生成单元15与数据速率转换单元12及数据打包单元13连接，时钟信号生成单元15为数据速率转换单元12提供mipi分频时钟信号(比如，上述1/8频率的mipi时钟信号)，时钟信号生成单元15为数据打包单元13提供mipi时钟信号(mipi_clk)。时钟信号生成单元15与移动设备芯片连接，用于输出一中断信号控制移动设备芯片。

在本申请实施例中，控制命令接收单元14与时钟信号生成单元15连接，具体地，控制命令接收单元14与时钟信号生成单元15通过数据总线连接。时钟信号生成单元15根据控制命令接收单元14接收的控制命令，调整输入数据速率转换单元12的mipi分频时钟信号及输入数据打包单元13的mipi时钟信号。

请再次参照图2，在本申请实施例中，数据转换装置10还可以包括控制命令存储单元16及同步信号控制单元17。

控制命令存储单元16与控制命令接收单元14通过数据总线连接，用于存储控制命令。

控制命令存储单元16还与同步信号控制单元17连接，同步信号控制单元17根据控制命令，生成用于控制lvds数据所需要的h/v同步信号(hd_out，vd_out)。

控制命令存储单元16还与数据速率转换单元12连接，控制命令存储单元16用于根据控制命令对经数据速率转换单元12中的数据进行h/v同步和位深(bit-depth)设置，其中位深表示像素点的颜色饱和度，比如8bit的像素点有256级灰阶，12bit的像素点有4096级灰阶。

进一步地，请再次参照图2，数据速率转换单元12可以包括先进先出存储器121，先进先出(first-in，first-out，fifo)存储器121用于将降频处理后的lvds数据转换成分频的mipi数据。先进先出存储器分为写入区和读取区，读操作与写操作可以异步进行，写入区上写入的数据按照写入的顺序从读取区中读出，具体地，在本申请实施例中，将降频处理后的lvds数据写入到写入区，并从读取区中读取得到mipi数据。数据速率转换单元12可以包括可以存储大于预设像素(比如100个像素)的先进先出存储器，用于缓存数据，使得发送数据的有效时间得到提升，从而降低mipi数据的发送频率。

一步地，在本申请实施例中，时钟信号生成单元15可以包括锁相环151，锁相环151可以用于产生mipi时钟，锁相环151的输入频率为系统的时钟频率。在运行过程中系统的时钟频率是不变的，由于lvds数据可能是拍摄的视频或静态照片，可以通过时钟信号生成单元15改变lvds时钟频率和mipi时钟频率，以适应不同的lvds数据。

进一步地，在本申请实施例中，降频单元11的输入端包括多路差分输入，其中，降频单元11的输入端包括一路lvds时钟信号输入和至少八路lvds数据输入，可以通过移动设备芯片发送的控制命令对降频单元11的输入端输入的时钟频率及lvds数据输入的路数进行控制。

进一步地，在本申请实施例中，数据打包单元13的输出端为多路差分输出，其中，一路输出为mipi时钟输出，至少四路mipi数据输出。可以通过移动设备芯片发送的控制命令对数据打包单元13的输出端输出的时钟频率及mipi数据输出的路数进行控制。

接下来结合具体实例进行介绍：

请参照图3，在降频单元11输入端输入的lvds数据为：

1.在1600万像素、位深12-bit、传输频率为15fps时，输入数据的数据率为2.8gb/s；

2.在3840*2160像素、位深10-bit、传输频率为30fps时，输入数据的数据率为2.566gb/s。

打包单元13输出端在输出端的输出频率为400mhz，4路信号串行输出，mipi输出的输出能力为400mhz*4*2＝3.2gb/s。mipi的输出能力3.2gb/s大于降频单元11输入的数据率，上述mipi的输出能力完全满足传输降频单元11输入端输入的4k分辨率图像数据。

请参照图4，本申请实施例还提供一种图像传输系统1，图像传输系统1可以包括图像采集设备20、移动设备30及第一方面所描述的数据转换装置10：

图像采集设备20可以包括图像传感器21，移动设备30可以包括移动设备芯片31；

数据转换装置10连接于图像传感器21的lvds接口与移动设备芯片31的mipi接口之间，用于将图像采集设备20输出的lvds数据转换为mipi数据后，在移动设备30上进行显示。

本申请实施例提供的数据转换装置及图像传输系统。其中，数据转换装置用于将lvds数据转换为mipi数据，装置包括降频单元、数据速率转换单元及数据打包单元。降频单元用于对输入的lvds数据进行降频处理，降频单元将降频处理后的lvds数据输入数据速率转换单元。数据速率转换单元用于将降频处理后的lvds数据转换成分频的mipi数据。数据速率转换单元用于将分频的mipi数据输入所述数据打包单元。数据打包单元用于将接收的分频的mipi数据进行打包成未分频的mipi数据。在本申请实施例中通过降频单元、数据速率转换单元及数据打包单元实现lvds数据转换成mipi数据，采用fpga方案实现上述数据转换装置，相对于采用asic芯片具有开发成本低，开发周期短及修改灵活的特点。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。