一种CTX型双向发射通道组件的制作方法

本实用新型属于发射通道组件技术领域，具体涉及一种ctx型双向发射通道组件。

背景技术：

发射通道组件是众多通讯系统前端的重要部件，要求对信号进行实时高效的传输。现有的发射通道组件大多是采用一般处理运算单元，设计外部连接发射模块和接收模块等。发射模块和接收模块等需要设计众多的外接部分，电路复杂，使用器件多，不便于降低功耗。且这样的设计只能进行数据信号的单向传输，使用范围有限，在该架构基础上实现双向传输会进一步增加电路复杂度，增大功耗。所以需要一种架构设计满足双向传输和电路简化功耗低的要求。

技术实现要素：

本实用新型的目的在于：为了解决目前的发射通道组件需要设计众多的外接部分，电路复杂，使用器件多，不便于降低功耗，且一般只能进行数据信号的单向传输，使用范围有限的问题，提出了一种ctx型双向发射通道组件。

本实用新型采用的技术方案如下：

一种ctx型双向发射通道组件，包括基于zynq平台结构的双向数字处理芯片，双向数字处理芯片集成有pl侧和ps侧，pl侧连接有集成的双向收发芯片、内存模块、千兆以太网模块、系统时钟模块、jtag接口、通讯接口模块和板级管理芯片，所述双向收发芯片通过io接口外接射频板，ps侧连接有内存模块、千兆以太网模块、qspiflash模块、sd卡模块、emmc存储模块和通讯接口模块。

进一步，所述pl侧连接的通讯接口模块包括m-lvds接口、sata接口、sfp+接口、rs通讯接口。

进一步，所述ps侧连接的通讯接口模块包括usb接口、uart接口、rs接口、can接口。

进一步，所述pl侧和ps侧连接的内存模块都采用ddr3mt41k256m16ha-125e。

进一步，所述pl侧连接的集成的双向收发芯片采用ad9361，工作方式是双向的rf2x2。

进一步，所述ad9361的采样时钟输入方式为以下两种中的任意一种：

方式一：由外部单端输入，采用smp-jhd4-f接口，并单端输入到ad9361芯片；

方式二：由板载晶振提供40mhz采样时钟。

进一步，所述双向收发芯片通过io接口的电平转换隔离连接器外接射频板。

进一步，所述发射通道组件的配置方式为以下三种中的任意一种：

通过ps端配置：从qspiflash启动；

通过ps端配置：从sd卡启动；

通过pl端配置：从jtag启动。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

1、本实用新型中，采用基于zynq平台结构的双向数字处理芯片配合集成双向收发芯片外接射频模块的框架实现结构较为简单的发射通道的双向收发，通过单独的板级管理芯片进行板级管理，保证实时和高效传输。配合其他内存、时钟、通讯接口等模块的设计令整个电路复杂度降低，不再需要复杂的发射模块、接收模块和配合电路设计，电路清晰简易，降低了整体功耗。

2、本实用新型中，双向收发芯片ad9361的采样时钟输入方式可以采用外部或板载提供，选择性更多，适用范围更大。

3、本实用新型中，发射通道组件的配置方式设置为三种，选择性更多，适用范围更大。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本实用新型发射通道组件的组成框图；

图2是本实用新型实施例1中发射通道组件的结构示意图；

图3是本实用新型实施例1中双向收发芯片外接射频板的接口电路图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本实用新型，即所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明的是，术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以下结合实施例对本发明的特征和性能作进一步的详细描述。

实施例1

本实用新型较佳实施例提供的一种ctx型双向发射通道组件，如图2所示，包括基于zynq平台结构的双向数字处理芯片，双向数字处理芯片集成有pl侧和ps侧，pl侧连接有集成的双向收发芯片、内存模块、千兆以太网模块、系统时钟模块、jtag接口、通讯接口模块和板级管理芯片，所述双向收发芯片通过io接口外接射频板，ps侧连接有内存模块、千兆以太网模块、qspiflash模块、sd卡模块、emmc存储模块和通讯接口模块。

本实施例中，基于zynq平台结构的双向数字处理芯片采用zynq-7000xc7z030-2ffg676，也可以采用其他zynq-7000系列芯片。qspiflash模块可采用mt25ql128aba8esf-0sit。板级管理芯片可采用stm32f103，stm32f103采用qspi与pl通信。jtag接口采用idc-142.54mm插座，接口连接到zynq-7000芯片的pl端jtag管脚。sd卡模块采用容量最大支持32gb的tfsd卡。系统时钟模块给pl提供一个200mhz差分时钟输入，给ps提供一个33.333mhz单端时钟输入。千兆以太网模块采用88e1116。

进一步，本实施例中，所述pl侧连接的通讯接口模块包括m-lvds接口、sata2.0/3.0接口、sfp+接口、rs232通讯接口、rs422/485通讯接口。

进一步，本实施例中，所述ps侧连接的通讯接口模块包括usb2.0接口、usbuart接口、rs232接口、can接口。

进一步，本实施例中，所述pl侧和ps侧连接的内存模块都采用ddr3_mt41k256m16ha-125e。总容量＞1gb，位宽32bit，速度＞534mhz，-2器件最高支持1333mhz；ddr3时钟来自于系统时钟模块。

进一步，本实施例中，所述pl侧连接的集成的双向收发芯片采用ad9361，工作方式是双向的rf2x2。芯片集成12位dac和adc的rf2x2的收发器，频段支持70mhz～6.0ghz，支持tdd和fdd，双通道接收器，6路差分或者12路单端输入，cbs_bga封装，ad9361需要提供一个40mhz时钟。

进一步，所述ad9361的采样时钟输入方式为以下两种中的任意一种：

方式一：由外部单端输入，采用smp-jhd4-f接口，并单端输入到ad9361芯片；

方式二：由板载晶振提供40mhz采样时钟。

可以采用外部或板载提供，选择性更多，适用范围更大。

进一步，所述双向收发芯片通过io接口的电平转换隔离连接器外接射频板，接口电路图如图3所示。

进一步，所述发射通道组件的配置方式为以下三种中的任意一种：

1)通过ps端配置：从qspiflash启动；

2)通过ps端配置：从sd卡启动；

3)通过pl端配置：从jtag启动。

发射通道组件的配置方式设置为三种，选择性更多，适用范围更大。

以上配置方式通过拨码开关进行切换，默认选择为方式2)。具体配置选择通过5组跳线来完成，每组跳线分别对应于mio2-mio6(ps端)，这5个配置模式选择mio管脚如下表所示：

本实施例中，电压设置为：

双向数字处理芯片zynq-7000配置bank使用1.8；

pl-ddr3、ps-ddr3使用1.5v(根据实际ddr3芯片可调整)。

本实用新型中组件最后为一个板卡，板卡可采用电池seikots518sefl35e1.5v供电，组件板卡掉电时电流＜150na，组件板卡上电时充电电压来自于vccaux1.8v电压轨。

本实用新型中，采用基于zynq平台结构的双向数字处理芯片配合集成双向收发芯片外接射频模块的框架实现结构较为简单的发射通道的双向收发，通过单独的板级管理芯片进行板级管理，保证实时和高效传输。配合其他内存、时钟、通讯接口等模块的设计令整个电路复杂度降低，不再需要复杂的发射模块、接收模块和配合电路设计，电路清晰简易，降低了整体功耗。

实施例2

本实用新型较佳实施例在实施例一的基础上，双向数字处理芯片还设置有可扩展的io接口，以便于用户进行扩展使用。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。