专利名称:时分多路传输计算机化交换分机的制作方法
本发明涉及到时分多路传输交换，特别论及到计算机化交换分机。
话音信号的交换以及某些情况下数据信号的交换，已使用了很多商用计算机化交换分机。话音信号往往要数字化，并在一公共时分多路传输总线上交换。例如，在一特定时隙内经总线可在两条线路之间传输一串比特信息流。在另一商用计算机化交换分种中，数据比特在线路之间的一双向总线上并行传输。
一给定总线可能达到的有用带宽存在着实践和理论两方面的限制，因此，对总线上能够实现的呼叫或交换数有限制。本发明论述了交换分机总线中这种带宽的扩展。下面将在本申请的陈述(结合图1)中讨论由ROLM公司出售的先有技术的计算机化交换分机，并将揭示同这类交换机结构的带宽扩展有关的几个问题。
在Business Communications Keview，V01，14，NO.1，January-February 1984，PP.9-19中，H.W.Johnson以“AN INSIDE LOOK AT THE NEW ROLM CBXⅡ ARCHITE-CTURE”为题又描述了一种计算机化的交换分机，给出了一种具有高速、单向行波总线的CBXⅡ的实施结构。然而，该文没有公开像本发明这样的整个装置，也没有公开实现该发明的一些实际要求。
本发明详细地描述了计算机化交换分机中时分多路传输总线的改进结构。在目前的最佳实施方案中，交换分机包括一个主总线(互连机架总线)和许多“机架”总线，使用了许多称作扩展器的电路把互连机架总线与机架总线连接起来。用电话局设备，商用线路等接口的线路插板与这些机架总线相连。
根据本发明，互连机架总线由一单向源总线和一单向目标总线组成，前者接收自扩展器来的信号，后者将信号传输到扩展器。源总线通过回转电路向目标总线提供信号。控制交换机的计算机，通过所谓时分多路传输控制器电路与源总线和目标总线发生联系。该计算机通过时分多路传给控制器电路以及源总线和目标总动去感受诸如摘机，呼叫号码等情况，然后把连接信息分给连接表，此表为扩展器的一部分。这种分布式连接表方案消除了每个时隙时间的广播地址的要求。
回转电路提供了时延，它是互连机架总线长度的函数，它也提供对其它交换机(节点)的连接。
时钟信号沿目标总线分布，以使传输和接收用的扩展器顺序启动。在这种方式中，通过源总线和目标总线的传播时间可在不致在这些总线上引起干扰的情况下，比总线周期长一些。
所述计算机化交换分机的其他改进将从详细叙述中明显看出来。
图1为先有技术的计算机化交换分机的方块图。
图2是本发明的计算机化交换分机的总结构方块图。
图3是安放计算机化交换分机的三个机柜的后部正视图。
图4是用来描写互连机架总线定时用的一组定时图表。
图5为本发明使用的扩展器电路方块图。
图6是本发明使用的回转电路方块图。
图7是本发明使用的时分多路传输控制器电路方块图。
图8a和8b是终端负载和驱动互连机架总线用的驱动电路的电气示意图以及沿总线分发的时钟信号用的驱动电路的电气示意图。
图9是多部计算机化交换分机互连时通过回转电路所用的连接方块图。
图10是图3所示互连机架电缆的示意图。
本发明描述了计算机化交换分机的改进结构，它可减少与时分多路传输交换有关的阻塞问题和其他问题。在下面的叙述中给出了许多特殊的细节，诸如特殊时钟频率等，以便详尽地了解本发明。显然，在本技术领域：
里的普通技术人员，没有这些特殊细节亦可以实践本发明。在其它情况下，以方块图形式给出了众所周知的电路，这仅是为了便于理解本发明。
本发明将结合加里福尼亚州圣克拉拉的ROLM公司制造和出售的计算机化交换分机加以讨论。显然，本技术领域：
中的普通技术人员，可把本发明应用到其它交换系统。此外，为便于讨论，下面的叙述主要涉及话音信号的交换，显然，也可交换其它信号，如数据，正如现在所实现的。
在图1的先有技术交换机中，双向总线10将许多扩展器11互相连接起来，它也与时分多路传输控制器电路17相连。实际上，总线10是一个长而平的多导体软性电缆，它把机柜架子上安置的扩展器和时分多路传输控制器电路17相互连接起来。因此，总线10有时也称为互连机架总线(ISB)。在每一个架子上，扩展器11缓冲总线10来的信号，并把信号连接到机架总线12上。这种总线实际上成“背面”配置，即在一块印刷电路板上形成传导路径。许多插板(诸如线路插板15)插入机架总线12。这些插板作为接口与电话局设备和商用线路相连接，因此，可接收连接电话局设备，商用线路或诸如此类等的绞对电缆或其他线路。众所周知，插板15检测摘机状态，感受振铃信息(例如呼叫号码)，以及完成其它熟知的功能。
在图1的交换机中，地址，数据和控制信号在总线10和总线12上作时分多路传输。这种多路传输在中央处理机(CPU)20的控制下产生。中央处理机20、磁盘驱动器21和存储器22与一个公共双向计算机总线19相连，该计算机总线又通过时分多路传输控制器电路17与总线10接口。时分多路传输控制器电路17包括一连接表18，它是一个随机存取存储器。表18存储着总线10上正在执行的每个呼叫的“到达”和“起始”地址。这就是说，当开始呼叫时，通过总线10感受被呼叫号码和呼叫号码，并把它存储在表18的适当位置上。在每个时间帧要扫描这个表以提供地址信号，它在传输到机架总线以后进入线路插板。
总线10的14条线载有“到达”地址，14条线载有“起始”地址，16条线载有数据，总线10的其它线处理各种杂类控制信号。其中的4条“到达”地址线和4条“起始”地址线识别16个可能的扩展器中的一个;余下的10条“到达”地址线和10条“起始”地址线识别连接到一个线路插板的一条特定线。在现在推荐的平直电缆中，电缆中每隔一个导体要接地以减少噪声和携载信号导体之间的偶合。在每根电缆的边缘，使用几个线传输终端负载(诸如图1的终端负载14)和其它目的用的电能(例如5伏)。
总线10和12上的交换可分成一些帧，再进一步可分成一些时隙。(为讨论和了解与先有技术交换系统有关的问题，参考特定的数目是有用的。)在图1的商用交换机中，每帧有384个时隙，每个时隙为216毫微秒。因此，可以用12千赫的速率，对通过总线进行的每一个连接来采样(16比特)。这就为每次连接提供6千赫的理论带宽(尼奎斯特比率)，但实际上为了减少滤波要求，采用的带宽约3.5千赫。在每一时隙期间，要传输“到达”地址，“起始”地址和数据。采用流水线式输送以允许在地址和数据的每个时隙期间有连续信息流。例如，每个扩展器有一个传输地址和数据方面的时隙延迟。
理论上讲，使用384个时隙，通过图1的交换机可以实现多达192路双向对话。使用某些时隙从机架总线传送振铃信息，因此减少了可能有的总连接数。因为与帧速率相比较，振铃信息变化慢，所以对线插板比较不常见的终端设备定时询问(轮询)会发生(在图1的交换机中，为此目的用了16个时隙)。由于连接表的“组装”问题，还有些时隙不能用，虽然时隙可用于发送信息，但没有装置可供用来发送驱动此时隙的有用信息。
很显然，只要增加每帧的时隙数(即缩短总线周期，使时隙小于216毫微秒)就能够增加总线能力。但一看图3就能理解实现以上方法的难处。假设交换分机占据三个机柜CABI、CAB2和CAB3互连机架总线电缆沿一路径从这个机架到那个机架，通过每个机架的互连机架总线闸板。这些闸板接收扩展器插板。时分多路传输控制器一般设在电缆长度的中途。正如所看到的，电缆相当长，因此必须考虑信号沿电缆的传播时间和信号的宽度。如果两个信号同时在总线上传输，一个信号可能与另一个信号互相干扰。(用先有技术总线，信号不能在总线上线性叠加。)假设传输从总线的一端发生而扩展器位于总线另一端。如果在接收第一个传输之前，在总线另一端出现下一个信号传输，那么在总线上就会发生碰撞，数据可能丢失。事实上这种情况发生了，并被称作“切除效应”。(传输的一部分”“被切除掉”。)在接连而来的时隙期间，电缆两个极端间正在进行传输时，这个问题一般就会发生。为避免这个问题，给CPU20编排程序，以阻止电缆两端间的依次接连的传输。这个限制妨碍了时隙的充分利用。如果增加总线10上的传输频率，则“切除效应”更加严重。例如，不仅对电缆两端间的传输要求特殊的规则，而且对电缆的中间位置传输也要求特殊的规则。因此，只增加每一帧的时隙数，不能增加总线10上传输的信息量。
从上述内容可看出，图1交换机的总线结构和划分限制容量增加。
(图1只给出商用交换机的一般结构。例如，沒有示出冗余互连机架总线、中央处理机，时分多路传输控制器和扩展器，这些部分常常要用到。)图2的交换机以与图1交换机类似的方式进行分布，但总线结构有实质上的差异。象图1交换机那样，在各个机架上都使用了扩展器(例如扩展器31)，用来使互连机架总线与各机架总线互连。虽然扩展器31不同于图1的扩展器11，但实际上，在图2的实施例中所用的机架总线和线路插板都与图1实施例中所用的相同。在图2中，仅例示了一个扩展器31，然而，在本最佳实施例中，可使用多达16个扩展器。
图1的双向总线10，在本发明中被分为两个分立的单向总线，如图所示，即为互连机架总线的源总线27和互连机架总线的目标总线29。事实上，正如将要说明的，图1交换机的现用电缆可用来作为图2的源总线和目标总线。
时分多路传输控制器电路33(它与图1的时分多路传输控制器电路17相对应)，可以连接到目标总线和源总线。控制器33也能连接到计算机总线19，后者可与图1的总线19相同。控制器33将结合图7作详细说明。
源总线通过回转电路38连接到目标总线。结合图6将对该电路作详细说明。在理论上，对图2中所示的这类单一节点的交换机而言，无需使用这一电路。正如结合图9将要作的讨论那样，这种电路可给节点间通信联络提供很大便利。但是际际上，即使在单节点场合，回转电路也担当着几种功能。例如，它给从总线27至29的信号传播提供信号延迟。传播延迟时间可随总线长度而变。回转电路还把源总线上的逻辑电平(7.2伏/低电位状态，8.0伏/高电位状态)变换为目标总线上的晶体管一晶体管逻辑电路(TTL)电平信号。线性电流驱动器用来驱动源总线。这些驱动器和总线的终端负载见图8。
由一个扩展器传送到另一个扩展器的所有信号，都在源总线27上传输，然后通过回转电路38再接到目标总线29上，最后进入另一个扩展器。由时分多路传输控制器到扩展器或由扩展器到时分多路传输控制器33的各种信号，也遵循同样的路径传输，即它们在总线27上传输，通过回转电路38再在总线29上传输。
图2结构的一个重要改进在于分布式时钟信号与单向总线的配合运用。时钟信号由时钟源39产生，并传输到线路40上(时钟源39和回转电路38都在同一块印刷电路板上)。线路40的长度与总线29相同，实际上，就是用目标总线所用的电缆内的导体传输时钟源39发出的信号。在时钟源39释放的各个时钟信号的控制下，数据从回转电路释放到目标总线29上。信号沿总线29传播，其传输率与时钟信号沿线路40的传播速率相同。当时钟信号到达扩展器31时，扩展器启动，并接收由总线29送来的数据。线路40上的时钟脉冲和总线29上的数据，在相同的时间间隔内，从扩展器31传送到时分多路传输控制器33。当电路接收时钟脉冲时，它只接收数据。时钟脉冲和数据信号从一个单元传送到下一个单元(都只是在一个方向上)。这些信号决不会在目标总线上彼此交叉(由于源总线上有一个以上的信号源，因而信号可在这一总线上彼此交叉。电流源驱动器将防止这种相互交叉而引起以后将要讨论的一个问题。)沿总线29配置的各单元(主要是扩展器)，总是按照回转电路把数据释放在总线上的次序，依次接收由总线送来的数据。因而，几组数据信号和时钟脉冲可以同时沿总线29传送而不发生相互干扰(该数据是流水线式输送的)。换句话说，由于启动沿总线29分布的各扩展器的时钟脉冲与数据一起传送，并顺序地通过各个扩展器，因而对于某一组特定的数据和时钟脉冲而言，无需在传送另一组数据和时钟脉冲之前就到达终端负载41和42。例如，沿总线29间隔开的二个扩展器可以同时接收数据。
线路40上的时钟信号也启动由扩展器和时分多路传输控制器发出的在源总线上的信号传输。离回转电路最远的扩展器第一个被时钟脉冲启动，离回转电路最近的扩展器最后一个被启动。正如原先的总线29的情况那样，几个扩展器可在同时(实时)传输信号。
终端负载28吸收由扩展器反向传输过来的全部信号。只有正向传输的信号(与时钟脉冲一起传输)才能到达回转电路。每个扩展器上的线性电流源驱动器将不会因存在反向行进信号与被传送信号的冲撞抵触而使工作受到阻碍(在各互连机架总线时隙内只存在由扩展器或时分多路传输电路发出的一种信号传输)。
与在图1的总线10上的传输速率相比，实际上，在源总线和目标总线上的传输速率已改善了4倍。在线路40上的“时隙”时钟信号以54毫微秒的间隙发送(线路40载送作为时隙和帧用的时钟信号)。事实上，对图2的实施例而言，由于从电路38延展到线路30的回程电缆延长了该电缆，沿总线29的传播时间可长达95毫微秒。所以，在某一个时间瞬间，在总线上将存在一个以上的数据传输和时钟信号(对于本发明的实施例而言，可同时存在多达三个)。然而，由于以上所述的理由，因时钟信号与数据一起在总线上分发，所以彼此不发生任何干扰。
如上所述，在本最佳实施例中，时钟源39发出的时钟信号，既用来启动接收又用来激发传输。一个分立的时钟信号可被分发给沿源总线配置的各个扩展器和时分多路传输控制器。这一时钟信号可按信号沿线路40传输的相同方式，逐一地通过各单元。
在图1的先有技术交换机中，在各个时隙期间，地址信息和数据都在总线18上传输，该地址信息由连接表18提供。在图2的改进结构中，连接表分布在各扩展器中。例如扩展器31有其本身的连接表32，各个连接表含有一个IK×18随机存取存储器(只使用384×18)，它由总线29装入。由于连接表分布在各个扩展器中，这就无需在各个时隙内发送从时分多路传输电路到扩展器的“到达”和“起始”地址。正如上文所述，相对于以约12千赫兹的速率进行采样和传输的话音数据而言，这些地址的变化较慢(例如在各次呼叫的开头和结束)。图2的总线27和29主要是数据总线，然而这些总线还用来编排分布式连接表。
参见图3，正如上文所讨论的，互连机架总线电缆通过三个机柜的各个机架。在图1的先有技术的交换机中，该电缆通常从机柜3下方位置44到机柜2左上角位置45，在位置44和45之间直接布线的互连机架总线回程电缆，在先有技术的结构中没有采用(在本最佳实施例中，在源总线中使用了这种回程电缆，如图10所示，而在图2中，回程电缆却又是目标总线的一部分)。本发明可用图1原交换机中已有的电缆布线来实现。也就是说，先有技术的交换机可以在不改变主互连机架总线电缆的情况下进行翻新改造，实现本发明的改进。正如上文所述，在先有技术结构中所用的28条地址线，在本发明中却没有使用，因而，在现有的互连机架总线电缆中有足够数量的线路，可使该电缆既用作为源总线，又可用作为目标总线，流进流出源总线和目标总线的信号，出现在现有的互连机架总线闸板上，这些闸板给扩展器31提供图2所示的路径46和47。
参见图10，图3的互连机架总线电缆的图解示意图。回转电路和源总线终端负载(ST)在机柜的位置45处;目标总线终端负载(DT)和源电缆的通路在位置44处。新增加的(回程)电缆从位置44延伸到回转电路。图1先有技术交换机中用作目标总线和源总线的电缆线路，经现有的闸板直接连接到各扩展器和时分多路传输控制器。对此图2和10，应该指出，在图10中正是源总线形成返回到回转电路的环路，而在图2中，目标总线有一个附加回路，它使扩展器和时分多路传输控制器以正确的顺序工作。在图2中，时钟信号沿着回转电路的方向驱动源总线，而在图10中，时钟信号(目标总线传输信号的一部分)按离开回转电路的方向驱动数据进入源总线。然而，这些信号又被环路传输返回到回转电路，从而信号到达回转电路并以原来适当的顺序在目标总线上传输。
图2源总线和目标总线上的信号流的速率是机架总线信号流的4倍。正象所述的那样，机架总线在216毫微秒的周期或时隙里操作。在图4中把这些时隙标为时隙50。互连机架总线(源和目标总线)为每个机架时隙提供4个周期，每个周期54毫微秒。因此扩展器间能够传送的数据是沿着与任何特定扩展器有关的机架总线传送的数据的4倍。通过这种交换机可以处理4倍的连接或呼叫。显然，如果大量的通信业务限制在一条机架总线上，情况就不是这样了。
象图1这种交换情况，每一帧包括384个机架时隙。其中16个时隙被图2的时分多路传输控制器33使用，完成装入连接表这样的功能，其余的时隙多数用于扩展器间的连接(即呼叫)，(有些时隙没有用)。每个连接表都有存储384个机架地址的存储器。
在本实施例中的每帧的开始，从时钟源39通过线路40中的一条线路沿目标总线播发帧时钟信号。头16个机架时隙由时分多路传输控制器使用。(时分多路传输控制器使用的时隙数不必是16个，也就是说，由控制器专用的时隙可以多于或少于16个。另外，这些时隙可以出现在一帧的任何一点上，而不必出现在一帧的开始)。在每帧开始，该控制器发送一个信号，在本专利中称为即时启动信号(IMF)。这个信号在一线路上传输，此线路在图2中没有画出)。在互连机架总线时钟周期的Φ1期间(见图4)，时分多路传输控制器通过总线22和28播发一个识别信号，它能识别将要执行指令的扩展器电路和回转电路。例如，在Φ1期间，时分多路传输控制器可以指出，一个连接表要装入并识别它的机架，线路插板要登记，为了核对一个表的内容要读数据，以及要构成回转电路。在Φ2和Φ3期间，(如果要装入一个表)，是分多路传输控制器识别要存取的表中的位置，(这个位置对应于一个特定的机架时隙)，并且提供连接表的入口(机架地址、读/写指令和要采用的总线时钟阶段)。在互连机架总线时钟周期的Φ4上，返回到时分多路传输电路上，读出数据。按照轮询等同样的方法使用互连机架总线时钟的4个阶段，以便构成要介绍的回转电路，正是在这16个时隙期间，存储在连接表中的分配的“达到”和“起始”地址被放到适当的扩展器中。
假定从连接到扩展器A的插板AA的一条线路上传来一个呼叫。这条线路的地址被写到连接表的53单元，如图4所示。(中央处理机“CPU”通过时分多路传输控制器检测摘机条件，在表A中选择一个单元，并把摘机条件写入那个单元)。进一步假定，被呼叫的线路在扩展器B的线路插板BB中。BB插板的被呼叫的线路的地址写到扩展器B的连接表的54单元中。(再说一次，这是由时分多路传输控制器实现的)。连接表中的每个入口都有18位，10位作为机架地址，5位译码后可提供多达32个时隙启动信号。1位用于读/写指令，最后两位识别在互连机架总线上通信要用的时钟阶段(Φ1到Φ4)。
单元53和54在时间上相隔4个机架时隙。在每帧期间，每个扩展器在线路40上时钟信号的控制下扫描它的连接表。按照时钟信号递增的一个时隙计数器形成一个访问连接表的地址。每个机架时隙产生一个连接表的新地址。首先，扩展器A访问AA插板，并且从该插板读出数据。这需要两个机架时隙。(实际上，由于采用流水线技术，所以访问，存取等同时进行)。例如，在互连机架总线周期中的一个周期的Φ2期间，(图4所示的55)，数据放到源总线上，扩展器可以利用Φ1到Φ4，4个互连机架总线周期中的任何一个周期，在互连机架总线上传送数据。在本最佳实施例中，从源总线通过回转电路到目标总线大约要用432毫微秒。从AA插板寻找数据后的4个机架时隙，连接表B的单元54被访问，且扩展器B接受来自目标总线的数据，并把它接到BB插板的适当线路上。虽然没有图例说明，在表A和表B留个入口，以便允许数据从BB插板流到AA插板，从而可以完成双向对话。因此，数据在两条线路之间传送，每帧一次。
在本最佳实施例中，通常假设互连机架总线和回转电路的总延迟是432毫微秒。如果一个特定的交换机只有一个机柜，那么布线就很少，因此通过电缆的传输时间是比较短的。根据交换机的初始状态，时分多路传输控制器(作为指令之一)可以把回转电路中的延迟调整到某一固定的延迟，这一固定的延迟是交换机中机柜数目的函数。例如，如果只有一个机柜，在回转电路中的延迟是比较大的，以使总的延迟保持不变。换句话说，回转电路可以测量延迟，根据测量结果调整线路中的延迟，以获得规定的总延迟。
值得注意的是，源总线和目标总线形成一个螺线。这个螺线结构的固有特性是，从任何单元的输出到其输入的传输时间是一个常数，扩展器以不变的速率发送和接收数据，该速率由分布定时信号同步，然而，每个扩展器的发送和接收周期彼此异相，因为时钟脉冲沿着电缆分发。
在本最佳实施例中，一个中央处理机与一个时分多路传输控制器一起使用。如同所述的那样，384个机架时隙中的16个时隙由该单一时分多路传输控制器使用。由第二个中央处理机控制的一个附加时分多路传输控制器可以与本专利中介绍过的总线装置一起使用。要给第二个时分多路传输控制器指定时隙，以便允许它为完成呼叫而访问总线。在这里单一计算机不能提供充分的控制，所以要采用多部计算机。
图2的典型扩展器电路31示于图5。从扩展器电路到目标总线和源总线的连接示于该图的左边。到机架总线的连接示于图的右边。
扩展器电路从线路40接收两个定时信号，即线路40a上的互连机架总线时钟信号和线路40b上的帧时钟信号，这两个定时信号接到时隙计数器63上。在线路58上接收指定为冗余的三条线，BSO到BS。在某些交换机中有冗余总线。线路58上的信号被轮询，来确定哪些总线是激励的。以前讨论过的即时启动信号沿着线路59接到指令译码器67上。目标总线通过线路46接到扩展器上。线路46通过数据接收器82连接锁存器68中的一个数据。这些接收器和锁存器的详细情况示于图8。在线路60上接收奇偶检验位。(这些位在总线27和29上传输)。输出数据通过数据输出锁存器69，发送器83和线路47接到源总线27上，锁存器69和发送器83也详细地示于图8。所发送的奇偶检验位通过线路61连接。线路46、47、58、59、60和61通过图3所示的闸板都接到目标总线和源总线上。
当即时启动信号在线路59上出现时，从锁存器68中的数据来的信号接到机架译码器65上。跨接线组合66为每个扩展器编程序，以便使每个扩展器识别唯一一个地址。当访问扩展时，指令译码器67把从锁存器68中的数据接收的指令翻译出来，并且启动适当的控制线路以便在即时启动周期中控制扩展器。来自指令译码器67的信号确定数据是否写入连接表72，读数是否回到检验电路47，奇偶校验误差是否存在，从输入口到输出口的传送是否通，以便检查扩展器电路中的通道。(注意为了不使图5过于复杂，各种定时信号没有标出)。
如果连接表将要被编程，那么就可以通过缓冲器70和多路传输器64选择适当的时隙(连接表单元)。而后，数据通过缓冲器70传输到连接表72的输入/输出数据线路中。在检验数据时，数据要再一次从锁存器64中被访问，通过缓冲器71传输，并且通过数据输出锁存器69传输到线路47上。
所有输入数据的奇偶性，通过奇偶校验/误差电路80检验，错误状态在线路61上传送。为了输出数据，奇偶发生装置81检验数据，并且为线路61准备好适当的奇偶检验位。
数据在总线27和29上传输期间，来自计数器63的计数访问连接表72。从连接表出来的数据(相应于机架寻址和读/写指令)，接到机架地址锁存器73中。从此地址连接到时隙译码器74，接到地址缓冲器75。译码器74启动30条线路中的一条。来自连接表(通过缓冲器75)的10个地址位允许在插板上选择一条特殊的线路。
在双向总线77上，把进入和离开机架总线的数据连接起来。通过锁存器76连接输入数据，而通过锁存器78把输出数据连接到总线47上。
在操作中，根据每个互连机架总线时钟信号，把数据锁定到锁存器68。即使数据没有打算供特殊扩展器用，但它仍然被锁定。这是必要的，因为沒有足豿时间来确定数据是否用于特殊扩展器然后再锁定。通过扩展器使数据进行流水式传输。译码器65(因为有插入码66)仅允许对指令进行译码，如果这些指令必须执行的话(在即时启动期间)若一个扩展器(在非即时启动期间)接收到的数据不适用于那个扩展器，那末在那个时隙中在表72里将没有自己的地址。这将避免数据写入(或读出)线路插板。因为按每个互连机架总线时钟信号进行流水线传输，所以一个扩展器将把数据连接到线路插板，而另一个扩展器将读出数据，该数据将在4个机架总线时隙后为一个扩展器所采用。
图2的回转电路38如图6所示。图示的特殊回转电路用于一种“独立”计算机化交换分机，也就是该交换分机不与另一个交换机连接。然而，这种独立的交换机可能有许多机柜，正如将要指出的，通过回转电路的延迟随机柜的数目而变化。图9示出另一类型回转电路，这里的回转电路可与另外一些交换机连接。
图6的电路，通过源总线接收器85接收源总线27。回转电路发送的数据通过数据驱动器91传输到目标总线29。图8示出了接收器85和数据驱动器91。时钟脉冲接收器和检测器94接收互连机架总线时钟信号和来自线路40终端的帧时钟信号(图中用线路400a和400b来表示，以便把它与该线路的驱动端区别开来)。正如时钟脉冲驱动器98一样，图8示出了时钟脉冲接收器94。源总线上的信号(16个数据，一个奇偶校验信号和即时启动信号)通过锁存器86、87、88，然后通过多路传输器89和锁存器90，再通过驱动器91，传到目标总线上。当即时启动信号出现时，数据由指令译码器95译码，并将相应的控制信号连接到配置锁存器96和多路器89。指令译码器95识别指令，以便把锁存器86输出的数据装入配置锁存器96，并读出存储在锁存器96的配置数据，再通过多路传输器89(用于校验)传送到目标总线。按交换机初始状态，时分多路传输控制器电路将配置数据装入锁存器96，该锁存器能表示出交换机的机柜数目(一个、两个或三个机柜)。这种配置数据控制着通过锁存器86、87和88可记录数据的速率。如前所述，现在采用三个机柜，记录数据的速率比只用一个机柜的要快。这样做是为了保持一个固定的总延迟。线路99的时钟信号决定了数据通过三个锁存器的速率。发生器97(图中未标出)产生的时钟信号控制着通过锁存器86、87和88的数据传输速率。
当即时启动信号不存在时，多路传输器89将锁存器88的输出数据引导到锁存器90，然后再传送到互连机架总线电缆29。
线路40的时钟信号由时钟脉冲发生器97产生。时钟脉冲发生器接收外部输入的时钟脉冲，并通过时钟驱动器98驱动线路40。
图2的时分多路传输控制器33如图7所示，从图中可以看出，该控制器通过线路101与目标总线连接，通过线路102与源总线连接。线路101和时钟信号(线路40)与接收器116连接。图8示出了这些接收器。通过发送器123将信号传送到线路102，再传送到源总线。计算机总线19的数据通过单向通道106送到时分多路传输控制器电路的中间总线112，通过通道107是为了进行诊断。微处理机109(部件编号8×305)用来控制总线112上的数据流。处理机109的程序存储在只读存储器110里。随机存取存储器111也与总线112连接，并由处理机109控制。
图7中有几条总线通道，是用来诊断程序的，但对本发明来说这些通道并不是必需的。尽管如此，图7还是将它们标出。计算机发出数据流的主通道通过双向通道106跨接总线112，并将数据送到保持锁存器115，然后送到输出缓冲器122，最后通过发送器123传送到源总线。目标总线的数据从接收器116进入输入缓冲器118，再通过数据输入门电路120最后传送到总线112。数据输出门电路121允许计算机总线送来的要读出的数据经锁存器115、缓冲器122和数据输出门121返回总线112。这一回路用于检验时分多路传输控制器的部分工作。时分多路传输输入/输出装置117接收时钟信号和帧信号，并通过图7的锁存器和门电路提供控制数据流的控制信号。奇偶校验位发生器和检验装置119产生并检验奇偶校验位。
控制电路124接收、译出、并锁定与总线19相连接的计算机发出的信号，该电路还将按要求把状态信息送回计算机。控制电路124所提供的信号有总线选择信号BSO-2，该信号前面已有叙述(与余总线一起使用)。控制电路124还提供系统初始化信号，还能允许在计算机与输出寄存器122之间进行直接存储器存取(DMA)。这一通道包括总线112和保持锁存器115。
为正常操作本发明的计算机化交换分机，在总线27和29传送和接收信号应特别小心。源总线27有一个特殊问题，只有回转电路才能把信号传输到目标总线，这条总线由晶体管一晶体管逻辑电路电平驱动。
参见图2，靠近回转电路38的一个扩展器可在一个互连机架总线时隙传送信号，随后，远离回转电路的扩展器(如扩展器31)可在下一个互连机架总线时隙传送信号。每次传送都在源总线进行，信号向两个方向传播(源总线是单向的，有效的数据只向一个方向传送)。当扩展器31必须传送信号时，向终端负载第一次发送的信号(逆向行波)，事实上可传到扩展器31。鉴于前面所说的“切除”效应，扩展器31传送的信号可能有损失。但本发明中采用电流源驱动器将数据发送到源总线上，故能防止这一损失。实际上，这些驱动器在它们发送数据时，就在总线加入信号。即使传输信号正好在总线传输的逆行信号上发生，也能确保可以读出的发送信号。传输低电平信号时，这些电流驱动器从总线上获取18毫安电流;传输高电平信号时可获取0毫安。这些电流均需附加在总线的电流上。这就相当于在回转电路处，低状态为7.2伏电平，高状态为8.0伏电平。应指出的是，如果用普通的晶体管一晶体管逻辑电路来驱动源总线，则由于晶体管-晶体管逻辑电路不能将其信号线性地迭加到已经出现的其他信号上面，因而数据就会丢失。在回转电路33上，由于上述分布式时钟脉冲的作用，在发送指令时，数据按传送的顺序从沿着源总线的各个扩展器抵达。因为只有回转电路能把数据传送到目标总线，所以可以使用晶体管-晶体管逻辑电路驱动器。
每个扩展器和时分多路传输控制器使用的是图8a中虚线83所示的发送器。这一发送器用于驱动源总线的每条数据线路(典型的发送器83是图5中扩展器的一部分)。扩展器和时分多路传输控制器在线路129输出晶体管-晶体管逻辑电路电平，再把它转换到电流源驱动器。该线路与晶体管131的基极引出端连接。晶体管131和132为源总线输送的高电平和低电平信号。晶体管132的基极接收由晶体管134产生的基准信号。发送启动信号从电路133传到晶体管134发射极。线路40来的时钟信号启动电路133。图1的终端负载28是一个与8伏电源连接的86欧姆电阻。源总线(在回转电路处)的其他线路终端通过110欧姆电阻接到+8伏电源上。
源总线信号接收器(回转电路的接收器85)接收晶体管135基极引出端的输入信号，而这种信号通过图8b的晶体管135和136转换成晶体管一晶体管逻辑电路电平。例如线路137上的晶体管-晶体管逻辑电路电平信号传输到锁存器86、87、88和90(见图6)。
图8再次表示了图6的目标总线驱动器91，该驱动器是市场上可以买到的晶体管-晶体管逻辑部件(部件号为74-128或74-AS804)。每个扩展器和时分多路传输电路，通过虚线68、82内的市场上可买到的元件510欧姆电阻感受(接收)目标总线信号。在线路29a的末端还表示了目标总线的终端电阻。
在图8a的下半部分，可以把图6所示的时钟驱动器98视为一个市场上可以买的晶体管-晶体管逻辑部件。扩展器和时分多路传输控制器以虚线138所示的电路接收时钟信号。这个电路可在线路40上提供一个晶体管-晶体管逻辑电平时钟信号，使用它来控制接收数据和传送数据，如前所述。在图8的虚线94里，详细地表示了图6的回转时钟接收器94。就数据通过图6锁存器86而言，该线路的输出被指令译码器和锁存器86使用。在图8中，把图2的终端负载41看作接到5伏电压上的470欧姆电阻。
在图9中，以简略形式示出本发明的计算机化交换分机，它包括源总线145、目标总线146、扩展器电路147和149以及时钟多路传输电路148。在虚线150内表示了回转电路。这种回转电路完成的功能与图6所示的电路相同，线路的构成也可与图6所示的一样。在方块152内表示了由图6的锁存器所提供的延迟。图9的回转电路包括一个附加的多路传输器153。该多路传输器能选择由源总线145(通过方块152延迟)或从线路155来的数据。源总线除了与延迟方块152连接之外，还与节间连接电路154连接。该电路经线路156与其他节点联系。在共同未决(等审批)的申请(顺序号-、案卷-、题目-)中，说到这种电路，并把它们转让给本发明的受让人。
多路传输器153允许与遥远设置的电话站的一条线路连接，而不必要求使用附加的时隙。当一个扩展器电路正把远处交换机将要接收的信号传送到源总线时，通过节间连接电路154，把这些信号从目标总线146转移到遥远的交换机，在这种转移发生的同时，把要由传送数据的交换机电路接收的数据与线路155连接，而后，通过多路传输器153进入目标总线146，这允许传送和接收数据，而不用附加的时隙。
至此，已经叙述了一种改进型使用两个单向时分多路传输总线的计算机化交换分机。另外，通过重新规定在先有技术总线上的信号并同这种总线一起使用新线路，本发明允许使用现有电缆。
权利要求
1.在一种与时分多路传输系统一起使用的总线装置中。通过信号的时分多路传输方法可使许多第一电路在该总线装置上传输信号。所说的总线装置包括接收来自第一电路信号的第一总线把信号传输到第一电路的第二总线；把来自第一总线的信号接到第二总线上的回转电路装置；上述第一和第二总线的排列使得用上述第一电路装置的任何一个时，信号的传送和接收之间的传播时间是一个常数；所述总线装置的特征在于所述的回转电路装置对从第一总线连到第二总线的信号提供一个延迟。
2.根据权利要求
1所定义的总线装置，其中所述的延迟是可调的。
3.根据权利要求
1所定义的总线装置，其中所述的回转电路装置把来自第一总线的信号从一个逻辑电平转换到用于传送到第二总线上的第二逻辑电平。
专利摘要
本发明是一种计算机化交换分机中的时分多路传输总线的改进结构。其中包括一个主总线(互连机架总线)和许多机架总线。用扩展器电路把主总线与机架总线连接起来。电话局设备，商用线路等的接口插板与这些机架总线相连。主总线由一单向源总线和一单向目标总线组成，源总线通过回转电路向目标总线提供信号。计算机通过时分多路传输控制器与源总线和目标总线联系，以检测诸如摘机，呼叫号码等情况。
文档编号H04Q11/04GK85101510SQ85101510
公开日1987年1月17日 申请日期1985年4月1日
发明者贺华·强生, 马克·当青, 罗得·辛克斯, 强·爱德华, 马丁·格翰, 詹姆斯·卡逊, 查理·寇伯理斯 申请人:国际商用机器公司导出引文BiBTeX, EndNote, RefMan