专利名称:电视显象管的数字偏转校正方法和电路的制作方法
本发明涉及到一种为电视显象管作数字偏转校正的方法。通过数模转换器，显象管由被时钟信号数字化和用数字方法重建了的视频信号所控制。在此显象管中，水平和垂直偏转两者各使用一个未加校正的来自水平或垂直同步振荡器的锯齿信号。水平或垂直同步脉冲触发各自的水平或垂直振荡器，使之按行或场信号发生器的方式来工作(参阅权项1的前序部分)。
此外，本发明还涉及到一种为电视显象管作数字偏转校正的电路。通过数模转换器，显象管由视频信号所控制，此信号被视频处理器用数字方法所重建。用时钟信号数字化了的彩色全电视信号被馈至此处理器的输入端。在此电路中，每次以一个水平或垂直同步脉冲去触发水平或垂直振荡器，使之按行或场信号发生器的方式来工作，并产生未被校正的锯齿信号。水平或垂直振荡器既是为了水平偏转也是为了垂直偏转的目的而工作的(参阅权项4和6中的前序部分)。举例来说，在1981年8月11日的技术杂誌“电子学(Electronics)”第97页到第103页中就曾描述了运用彩色全电视信号数字处理的电视接收机，更为详细地描述了这样的彩色电视接收机。特别是在第101页上，与在同一页的图5相联系，叙述了从电视工程早期以来惯用的几何校正方法。由于观察屏幕不是球面这一事实，在常用的电视显象管中需要采用这种方法。在前面提到的运用数字信号处理的电视接收机场合，也可象在常用的电视接收机中的情况一样来实现几何校正。在此情况下，水平和垂直偏转信号相应地按行家所熟知的抛物线校正方法来进行校正。
然而，涉及到合理的花费，这种几何校正只能实现至某一程度。所以，特别在观察屏的边缘，应该允许有一通常还可看得出来的误差。而且，在常用方法下的几何校正不能仅用影响电偏转信号的电的方法，此外还仍然要用影响偏转线圈所产生的磁场的磁的方法来实现。
所以，如同在权利要求
中主张的那样，提供一种与以前的几何校正基本原理不一样的新的方法与电路，乃是本发明的一个目的。该电路适合于实现这种方法，以致一方面有可能使在观察屏的整体以及边缘都有较好的校正，另一方面，有可能省去附加的磁校正措施。相应地，本发明的一个优点是借助于纯粹的电子设备就可实现几何校正，以及不必费更多的力气，这些电子设备就能以集成电路的形式来实现。
参照附图1至7，我们将较详细地来阐明本发明图1概略地以方框图的形式示出了按本发明而来的第一个电路的具体实施例;
图2作为一个具体实施例，以方框图的形式示出了按本发明而来的第二个电路;
图3概略地示出了显象管的水平几何偏离的过程;
图4是用图1所示安排的内插器的具体实施例的方框图;
图5是本发明所用的地址发生器的具体实施例的方框图;
图6概略地示出了一个利用了本发明的抛物线发生器的具体实施例;
图7示出了一个用图2所示那样安排的非整数倍频器的具体实施例的有关电路示意图。
参考图1所示的方框图，现在将阐述本发明的基本思想。电视显象管fr的偏转校正是按图1那样来完成的。在那里，由水平振荡器hO和垂直振荡器VO产生的通常有着线性的电压时间特性的锯齿信号保持不变，即不加以校正。借助于视频处理器Pr，视频信号dV被重建。数字视频信号dV″控制数模转换器da。受到依赖于显象管fr屏幕上各个象点位置的校正值的影响，每行数字视频信号dV′的即时位置相对于视频信号dV的即时位置而变化。因此，和迄今为止的惯用方法的区别是几何校正不是用校正偏转信号实现，而是用影响数字视频信号的即时位置来实现的。目的是为了希望得到所需要的校正。这个过程在一个按本发明方法的最佳具体实施例中被完成了。在那里，水平同步脉冲hS至少被延迟一个相应于最大东西向偏离mow的时间周期，并被仅作为一个水平延迟同步脉冲hS″而馈入水平振荡器hO。还有，在此类具体实施方案中，被重建了的视频信号(在时钟信号频率ft下)被读入存储器my中。该存储器可读入和读出地址。信号同步地以同样频率从存储器中读出。借助于内插器ip，用内插法校正了所得的视频信号振幅。
按照第二个最佳实施方案，重建了的视频信号dV在时钟频率ft下，被读入一个可寻址的存储器my中。该存储器可读入和读出地址，并从该存储器中，以这样的一种方式来读出，即读出地址根据按校正值增加的一个频率而活动。由此得出的，已校正了的视频信号被送入数模转换器da中。
上述第一个最佳实施方案是基于图1所示的电路，而第二个最佳实施例方案是基于图2所示的电路。在两个电路中，相同部分的电路用同样的参考符号来标出，以至只要涉及到相同的部分，下面的描述就可类似地应用于这两张插图。
加到模数转换器aw上，成模拟形式的彩色全电视信号fb被按照时钟信号发生器tg产生的时钟信号ft的节拍转换成平行的数字。这些数字再进一步被其它电路部分按时钟信号ft的节拍进行处理。时钟信号ft的频率是彩色副载波频率的整数倍。最好取四倍。
模数转换器aw的输出信号被馈入视频处理器pr。它把水平同步脉冲hS或垂直同步脉冲VS从彩色全电视信号中分离出来。借助于延迟时间等于最大东西向偏离mow(参阅图3)的延迟级dl，水平同步脉冲hS得到了延迟，并随后以延迟了的水平同步脉冲hS″的形式被馈入水平振荡器hO，依次去控制显象管fr的偏转装置。
垂直同步脉冲VS被送至垂直振荡器VO。该振荡器的额定频率可以用例如象频率分割那样的方法，从水平振荡器hO的额定频率中得出(参阅图示的两振荡器间的连线与用以控制显象管fr垂直偏转装置的输出线)。
被重建了的视频信号dV被馈至存储器my，该存储器带有连接到读入地址发生器eg输出端的读入地址输入装置ee，以及带有连接到读出地址发生器ag输出端的输出地址输入装置ae，通过对地址的读入和读出，可以进行寻址。该读入地址发生器eg被时钟信号ft和用作复位脉冲的水平同步脉冲所同步;而读出地址发生器ag被时钟信号ft以及用作复位脉冲的延迟了的水平同步脉冲hS″所同步地计时。读入地址发生器eg能借助于一个计数器，特别是二进位计数器之类的装置来实现。该计数器计出时钟信号ft的脉冲数，而此数可直接用作读入地址。
图1表示出，借助于n+1根平行总线，把存储器my的输出连接到n阶(n为大于零的整数)的内插器ip的输入。对一个地址作出应答，与此地址有关的存储值以及与n后面地址有关的存储值，同时被读出并送至内插器ip。在两种最简单的情况下，ip是一个线性或平方的内插器，并且因为n＝1或n＝2，就要分别提供二或三根总线。内插器接收到从读出地址发生器ag来的，超越地址数字数ms，处于输出信号低位边的位置信号ls，把它作为内插性能的特征。
如图1中示出的，用出现在内插器ip的输出端的数字视频信号dV″去控制数模转换器da。结果，它被转换成模拟信号，用来控制显象管fr。
在如图2所示的本发明的一种变化形式中，图1中的内插器ip被省掉了。通过单总线，存储器my连接到数模转换器da。带有超越地址数字数ms并位于低位边的输出信号数字ls的读出地址发生器ag控制(选择)非整数倍频器nv。它从时钟信号ft产生出相应的较高频率的辅助时钟信号ht。信号ht有着一个比例于数字ls的非整数因子m。在最简单的场合，它可以等于这些数字。
在图3中概略地示出了如何用估算(计算)的方法来确定显象管fr屏幕上的水平几何畸变。在那里，在屏幕左手半边的水平畸变被称之为四面的畸变wa，而在屏幕右手半边，相应的畸变被称作东西的畸变oa。就屏幕上的一个象点来说，两种畸变有着不同的值。定义显象管屏幕最左边顶头或者说底角处的西边最大畸变为mwa，屏幕右边顶头或者说底角处的东边最大畸变为moa，则最大东西向畸变mow为这二者之和。
图4现在示出一个有关一阶内插器的较佳具体实例。因此，它是一个线性的内插器(n＝1，n+1＝2)。它用于图1的电路中。图4仅仅示出了图1中与内插器有关的部分电路my和ag。用于第一次存储(记忆)值的存储器my的输出端通过第一根总线，连接到第一乘法器m1的输入端。从读出地址发生器ag来的输出信号的低位数ls馈入该乘法器的第二个输入端。它的输出端连接到加法器ad的第一输入端。在加法器ad的输出端，出现了用来控制数转换器da的数字视频信号dV″。第二个乘法器m2的第一个输入端通过第二根总线连接到用于第二个存储(记忆)值的存储器my的输出端。它的第二个输入端连接到减法器sb的输出端。在减法器sb的被减数输入端送入数“1”，而它的减数输入端送入从读出地址发生器ag来的输出信号的较低位数字ls。第二个乘法器m2的输出端连接到加法器ad的第二个输入端。
与视频信号dV读入存储器my时，与它同步出现的视频信号dV′被相应地按这样的方法进行内插，以致尽管打在屏幕上的电子注偏离球面，电子注打到屏幕上的点的视频信号的振幅能产生所希望的“校正”图象。
如图5所示，借助于数字水平抛物线发生器hp和数字垂直抛物线发生器VP，图1和图2中的读出地址发生器产生一个由ms，ls部分所组成的输出信号。该信号被时钟信号ft所同步，并必须被各自的水平或垂直同步脉冲hS，VS所复位。
可由电视机制造厂编程的第一或第二只读存储器Ph和PV各自连接到相应的抛物线发生器hP和VP。这些只读存储器包含有水平屏幕中心抛物线的三个系数a，b，c以及和垂直方向相关的校正值Vk，或其余决定垂直屏幕中心抛物线的三个系数e，f，g以及和水平方向相关的校正值hk。
为了产生上述的屏幕中心抛物线，有可能根据图6去选用一种较好的独立的电路。该电路既包含第一和第二延迟线寄存器r1和r2，也包含各自的求和器S1和S2。第一求和器S1中被馈入系数a或d以及馈入经过第一延迟线寄存器r1后的输出信号。系数b或e被装入寄存器r1中。
第二求和器S2把第一模拟加法器S1的输出信号作为一个输入信号而接收，而把它自己的输出信号通过第二延迟线寄存器r2成为第二个输入信号。系数c或f被装入寄存器r2中。延迟线寄存器r1和r2的延迟时间等于时钟信号ft的周期长度。校正值hk和Vk存储在只读存储器Ph和PV内。它们分别用作系数a，b，c或e，f，g的加法和/或乘法校正。
图7示出一个涉及运用非整数因子m的非整数倍频器nv的较好的实施例。它包括具有整数因子g的整数倍频器gV，以及相继设置的具有非整数除数P的非整数分频器nt。读出地址发生器ag的数字ls送入此分频器，而在它的输出端出现辅助时钟信号ht。因此，对上述数值m、g和p，可以应用如下关系式m＝g/p。作为一个非整数分频器，可以用一个像在已公布的专利中那样的装置。该专利发表在欧洲专利申请公开EP80970中。
如上面所提到的，联系到本发明的一些优点，它特别适合于以半导体集成电路的有利形式来实现。因为它全部按数字电路的原理而工作，可以用数字信号处理中常用的半导体电路系列。特别适宜用所谓的MOS集成电路，即绝缘栅场效应晶体管集成电路。此外，本发明特别适合于与根据前述先有技术参考资料发展而来的数字电路联用。该电路可用于电视接收机的数字信号处理。那就是说，它们可以包括在存在着关于这种型式的一些电路的电路构思之中。在这样一种场合的通常的偏转处理器可以是一个十分简单的设计，即原则上仅需要一个简单的触发锯齿波振荡器。
权利要求
1.一种为电视显象管(fr)作数字偏转校正的方法，通过数模转换器(da)，该显象管(fr)由被时钟信号(ft)数字化和用数字方法重建了的视频信号(dv)所控制，在该显象管(fr)中，水平和垂直偏转两者各使用一个未加校正的，由水平或垂直振荡器(ho，vo)产生的锯齿信号，水平和垂直同步脉冲触发各自的水平或垂直振荡器(ho，vo)，使之按行或场信号发生器的方式来工作，其特征在于两个锯齿信号仍各自保持着未加校正的原样，控制了数模转换器(da)的每行的数字视频信号(dv′)的时间关系是相对于重建了的视频信号(dv)的时间关系而变化的，这种变化受控于和显象管(fr)屏幕上象点各自所在位置相关的校正值。
2.一种如权利要求
1中所述的方法，其特征在于水平同步脉冲(hS)至少需延迟一个相应于最大东西向畸变(mow)的时间周期，仅在此后才被送入水平振荡器(hO)，重建了的视频信号(dV)被读入一个存储器(my)，并在时钟信号(ft)的频率下，从那里同步地被读出，在时钟信号(ft)的频率下，通过读入和读出地址，可以对存储器(my)进行寻址，用内插的方法对这样得到的视频信号的振幅进行校正。
3.一种如权利要求
1中所述的方法，其特征是重建了的视频信号(dV)被读入一个存储器(my)，在时钟信号(ft)的频率下，通过读入和读出地址，可以对该存储器(my)进行寻址，重建的视频信号(dV)以这样的方式从那里被读出，即输出地址在频率(ht)下变动，此频率按照校正值的增加而增加，这样校正了的视频信号被送入数模转换器(da)。
4.一个为电视显象管(fr)作数字偏转校正的电路，用视频信号(dV)，通过数模转换器(da)来控制该显象管(fr)，该视频信号(dV)是借助于一个视频处理器(Pr)，用数字方法来重建的，在该处理器(Pr)的输入端，送入一个借时钟信号(ft)之助而数字化了的彩色全电视信号(fb)，在此电路中，每次用一个水平或垂直同步脉冲(hS，VS)去触发水平或垂直振荡器(hO，VO)，使之按行或场信号发生器的方式来工作，并产生未被校正的锯齿信号，所说的水平和垂直振荡器(hO，VO)各自用于水平和垂直偏转的用途，其特征在于下列要点通过-延迟时间至少等于最大东西向畸变(mow)的延迟线级(dl)水平同步脉冲(hS)被送至水平振荡器(hO)，该振荡器(hO)的锯齿信号被加到显象管(fr)上，重建了的视频信号(dV)被送到一个存储器(my)，通过对地址的读入和读出，该存储器(my)可以被寻址，读入地址输入装置(ee)是连接到一个读入地址发生器(eg)的输出端，该发生器(eg)是被时钟信号(ft)及作为复位脉冲的水平同步脉冲(hS)所触发，读出地址输入装置(ae)被连接到一个读出地址发生器(ag)的输出端，该发生器(ag)是被时钟信号(ft)以及作为复位脉冲出现在延迟线级(dl)输出端的已延迟了的水平同步脉冲(hS″)所同步地计时，读出地址发生器(ag)包含一个数字水平抛物线发生器(hP)和一个与之相连的数字垂直抛物线发生器(VP)，它们中的每一个各自被水平同步脉冲或垂直同步脉冲(hS，VS)所复位，该读出地址发生器(ag)还包含可由电视机制造厂家编程的第一和第二只读存储器(Ph，PV)，这些可编程存储器(Ph，PV)是为了产生决定水平屏幕中心抛物线的三个系数(a，b，c)以及它们与垂直方向相关的校正值(Vk)，或是为了产生决定垂直屏幕中心抛物线的三个系数(e，f，g)以及它们与水平方向相关的校正值(hk)，跟在存储器(my)后面的是一个输入有读出地址发生器输出信号数位(ls)的n阶(n为大于零的整数)内插器(ip)，所说的越过地址位置数(ms)，位于低位边的数位(ls)在这里被用作内插性能特征，内插器(ip)的输出连接到数模转换器(da)，依靠n+1根平行总线，存储器(my)根据一个地址，把与该地址有关的存储(记忆)值以及与随后地址有关的存储(记忆)值同时推向n阶内插器(ip)。
5.一个如权利要求
4中所述的电路，其特征是，在该电路中，内插器(ip)是一阶的，并包含下列各级一个第一乘法器(m1)，为了传输第一个存储(记忆)值，通过第一根总线，它的第一个输入端连接到存储器(my)的输出端，而它的输出端连接到一个加法器(ad)的第一个输入端，一个第二乘法器(m2)，为了传送第二个存储(记忆)值，通过第二根总线，它的第一个输入端连接到存储器(my)的输出端，一个减法器(Sb)，在它的被减数输入端送入有数字1(“1”)，而它的减数输入端与第一乘法器(m1)的第二个输入端一起，送入有读出地址发生器(ag)的输出信号的低位数位(ls)，减法器(Sb)的输出和第二乘法器(m2)的第二个输入端相连，第二乘法器(m2)的输出连接到加法器(ad)的第二个输入端。
6.一个为电视显象管(fr)作数字偏转校正的电路，借助于时钟信号(ft)而数字化了的彩色全电视信号(fb)送至视频处理器(pr)的输入端。依靠该视频处理器，用数字方法得到了重建的视频信号(dV)，并使该信号通过数模转换器(da)去控制显象管(fr)，此电路的水平或垂直振荡器(hO，VO)被水平或垂直同步脉冲(hS，VS)所触发，工作于行或场信号发生器的状态，并产生分别用于水平和垂直偏转的未加校正的锯齿信号，其特征在于下列要点重建了的视频信号(dV)被送至一个可通过读入和读出地址来寻址的存储器(my)，该存储器(my)的输出端连接到数模转换器(da)，被时钟信号(ft)和作为复位脉冲的水平同步脉冲(hS)所同步的读入地址发生器(eg)的输出端连接到读入地址输入装置(ee)，而被一个较高频率的辅助时钟信号(ht)所同步的读出地址发生器(ag)的输出端连接到读出地址输入装置(ae)，读出地址发生器(ag)包含一个数字水平抛物线和一个数字垂直抛物线发生器(hP，VP)，它们中的每一个各自被水平同步脉冲和垂直同步脉冲(hS，VS)所复位，读出地址发生器(ag)还包含可由电视机制造厂家来编程的第一和第二只读存储器(Ph，PV)，该只读存储器(Ph，PV)是用来产生决定水平屏幕中心抛物线的三个系数(a，b，c)，以及它们垂直方向相关的校正值(VK)，以及为了产生决定垂直屏幕中心抛物线的三个系数(e，f，g)，和它们的水平方向相关的校正值(hK)，借助于一个非整数倍频器(nv)来产生一个较高频率的辅助时钟信号(ht)，该倍频器(hV)的非整数因子(m)比例于越过地址数位(ms)，处于低位边的读出地址发生器的输出信号数位(ls)。
7.一个如权利6中所述的电路，其特征在于，为了实现非整数因子(m)，非整数倍频器(nv)是由一个整数(g)倍频器(gv)以及一个安排在其后的非整数(P)分频器(nt)所组成，以至可应用等式m＝g/p。
8.一个如权利4或6中所述的电路，其特征在于下列要点一个抛物线发生器(hP，VP)，它包含第一求和器(S1)与第二求和器(S2)，第一求和器(S1)的一个输入端固定地加有系数a或d，它的输出端通过一个装有系数b或e的第一延迟线寄存器(r1)连接到求和器(S1)自己的输入端，第二求和器(S2)的第一个输出端通过装有系数C或f的第二延迟线寄存器(r2)连接到它的一个输入端，而它的另一个输入端连接到第一求和器(S1)的输出端，延迟线寄存器(r1，r2)的延迟时间等于时钟信号(ft)的周期长度，校正值(hk，vk)是作为系数a，b，c或d，e，f的加法和/或乘法校正而被分别存储在只读存储器(Ph，PV)中的。
专利摘要
为改进电视显象管(fr)的偏转校正，特别为实现最佳校正，水平或垂直振荡器(ho，Vo)的通常需校正的锯齿信号保持原样。本发明不同之处是每行的数字视频信号(dv′)经数模转换器(da)控制显象管，其时间关系随视频处理器(pr)重建的视频信号(dv)的时间关系变化，即用与屏幕上象点各自位置有关的校正值使之变化。故偏转校正不用影响偏转装置而用把视频信号相对于光点在屏幕上位置的时间关系作相应校正来完成。
文档编号H04N5/14GK85101241SQ85101241
公开日1987年1月17日 申请日期1985年4月1日
发明者赖纳·施威埃 申请人:德国Itt工业有限公司, 莫司塔特导出引文BiBTeX, EndNote, RefMan