专利名称：信息包程序成分检测器的制作方法
技术领域：
本发明涉及自一信号流中选出声频/视频程序成分的装置，该信号流包括多个时分多工程序，每一程序具有以信息包形式出现的多个程序成分。
传统的模拟电视程序具有频率复用于一较窄邻接频带中的各信号成分。这些程序成分是由带通过滤必要的频带然后以各种不同技术分开各成分而检测的。近来已在数字信号处理方面进行了大量的研究工作，以致目前已能实际上以数字方式发送电视节目。数字处理首先要压缩各程序部分，例如进行变压处理，将输送信息包中的各成分包封以提供一定的抗干扰能力，以及发送经压缩的成分作为诸如QPSK或QAM信号的调幅脉冲的PAM信号。
压缩方法足够使数个程序可在单一的模拟电视频带中发送，此为能扩充有线电视及直接广播的卫星DBS工作的有限资源的一个特色。汤姆森消费者电子公司研制出一种直接广播卫星系统，并于1994年采用，将多个电视程序进行时分多工而送到一卫星系统的各收发机。每一程序可包括诸如一个视频成分、一或二个声频成分、供用户与程序或程式供应者相互联系用的一个数据成分及可能的其他辅助成分的多个信号成分。每一成分均以信息包形式提供有包括一成分有效负载及一成分识别号SCID的每一信息包。SCID是简单的二进制数字。为提供最大的系统灵活性，指配给同一程序的各个成分的SCID并不相同。
因此，各个接收设备需有一种装置以从收到的信号流中选出适当的成分信息包以便构成一个发送的程序。
本发明的目的在于提供一种用以从多个时分多工程序的信息包的信号流中选择包括一发送程序的各信号成分信息包的预定成分的装置。一控制装置，响应于使用者的选择及一发送程序的指引，由该程序指引确定各程序信号成分的信息包识别号码SCID。各成分的SCID储存于可编程的一些寄存器中。来自信号流中各信息包的SCID则连续载入另一寄存器。各比较器与可编程式的寄存器联合并将储存的SCID与来自信号流中各信息包的SCID比较。来自各比较器的输出信号控制在信号流中各信号成分信息包的使用。
以下参照附图对本发明详加说明，其中
图1为时分多工信息包电视信号的示图；图2为各信号信息包的示图；图3为实现本发明的用以选择及处理多工成分信号的信息包的接收机方块图；图4为一组SCID检测器的逻辑方案图；图5为图3中元件16的示范性解码装置的方块图；图6为可用作图3中元件17的示范性存储器控制电路的方块图；图7为优先化电路的方案图。
图1显示由代表各信号信息包的一串匣状物组成的信号流，各信号信息包为多个不同电视或互相作用的电视程序的成分。这些程序成分假定由压缩的数据形成，因此用于各个影象的视频数据的数量是可变的。各信息包有固定长度。具有相同下标字母的各信息包表示单独一个程序的各成分。例如，Vi、Ai、Di代表视频、声频和数据信息包，标为V1、A1、D1的各信息包代表程序1的视频、声频和数据，以及V3、A31、A32、D3代表程序3的视频、声频1、声频2和数据成分。在该串信息包的上行中，一特定程序的各个别成分被显示为组合在一起。不过，无须将来自相同程序的各信息包如该串信息包中间部分所示的信息包顺序所指出的那样组合在一起。亦不存在各个别成分出现的顺序的任何特定次序。
图1中所示的该串信息包表示出三个时分多工程序，程序1，即PR1，以及程序2和程序3，加上代表一程序指引(PG，即信息包D4)的各信息包。此程序指引包括使各程序成分互相关联的数据。各程序成分是指与该程序实际上无关的识别号，而每一成分有一不同的识别号SCID。例如指配予程序2的视频、声频及数据信息包的SCID可分别为101111000110、001101000111及101010101010。
各个信息包经配置以包括图2中所示的一字首及一有效负载。此例的字首包括两个八位字节，各由五个字段组成，其四个字段(P，BB，CF，CS)为一位字段，另一个(SCID)字段为12位字段。对于本说明书，仅对字段CF、CS和SCID感兴趣。SCID字段当然是信号成分识别号。字段CF含有指示信息包的有效负载是否被扰频(Scramble)的指标，而字段CS含有指示两种可选用的不扰频键中哪一个键用以使扰频的信息包不受扰频的指标。每一信息包的字首均按照信息包排列，因此各字段的位置易于识别。
图3示出该信息包检测器，其与一数字式电视接收机的各个元件有关。信号由天线10检测并施加于一调谐检测器11，此检测器抽取所收到信号中的一特定频带，并提供二进制格式的基带信号。该频带由使用者以习用方法经一微处理机19选择。已利用例如利特-所罗门(Reed-Solomon)正向误差校正(FEC)编码法对标称的广播数字信号进行误差编码。将基带信号施加于FEC解码器12。FEC解码器12使收到的视频同步并提供图1中所示型式的信号信息包流。FEC 12可通过例如存储器控制器17以规定的时间间隔或按照需求提供信息包。在任何状况中，一信息包定帧或同步化信号都由FEC电路供给，该信号指示出从FEC 12移转的各信息包信息的时间。
所检测的频带可含有成信息包形式的多个时分多工程序。为使其有用，仅有来自单一程序的各信息包应予通过至另外的电路元件。然而使用者并不知道须选择何种信息包。此项信息包含在一程序指引中，其本身为一程序，该程序单独由通过SCID使与程序信号成分互相关联的数据组成。该程序指引对每一程序为一SCID的列表，供各个程序的视频、声频及数据成分之用。程序指引(图1中的信息包D4)被指配以一固定的SCID。当电源加到接收机上时，微处理机19将与程序指引相结合的SCID装入一排类似的可编程的SCID寄存器13之一中。来自FEC 12的信号的各被检测信息包的字首部分的SCID字段相继装载入另一SCID寄存器14中。可编程的寄存器与接收的SCID寄存器耦合到一比较器电路15的相应各输入端口，将收到的SCID与程序指引SCID进行比较。如果一信息包的SCID与程序指引SCID匹配，比较器15就调整存储器控制器17，从而将该信息包发送至存储器18内一预定位置，以供微处理机使用。如果收到的SCID与程序指引SCID不匹配，即简单地清除相应的信息包。元件13-15实际上包含多个匹配滤波器。
微处理机等候使用者经接口20发出的编程指令，该接口在图中为一电脑键盘，但也可以是习用的遥控器或接收机的前面板开关。使用者可要求观看频道4上提供的程序(用模拟电视系统的术语)。微处理机19被编程，以扫描加在存储器18中的供频道4各程序成分的各SCID用的程序指引表，并且将这些SCID放入与相应的成分信号处理路径相关联的一排寄存器13的其他一些可编程的寄存器中。
对于一个所需要的程序，所收到的声频、视频或数据程序成分的信息包必须最后分别被发送至各自的声频处理器23、视频处理器22或辅助数据信号处理器21、(24)。图3的示范系统首先将各信息包发送至存储器18中的预定存储位置。其后各个处理器21-24请求处理来自存储器18的成分信息包。应了解，各信号成分是经过压缩的，而减压装置并不需要连续地输入数据。经由存储器发送各成分提供了所要信号的一种节流方法。
声频、视频和数据信息包装在预定的存储器位置，使信号处理器易于存取成分数据。为使适当的信息包装载于适当的存储器区域，各个SCID比较器必须与这些存储器配合。此项配合可固定在存储器控制器17中，或可以是可编程的。若为前者，总是将一些特定的可编程寄存器分别指配予声频、视频和数据SCID。若为后者，声频、视频和数据SCID可装载于任何一个可编程寄存器中，并且当各SCID已加到可编程寄存器中时，适当的配合即在存储器控制器17中得到编程。
在稳定状态下，当程序SCID已储存在可编程寄存器13中之后，将收到的信号信息包的SCID与可编程SCID寄存器中的所有SCID比较，若与存储的声频、视频或数据SCID任何一个相匹配，则对应的信息包有效负载将被分别储存到声频、视频或数据存储器区域中。
各个信号信息包经信号解码器16自FEC耦合于存储器控制器17。仅信号的有效负载被扰频。该信息包是否须解除扰频则由信息包字首中的CF标志决定，而如何解除扰频则由CS标志决定。如若对一个别的信息包无SCID匹配，可简单地使解码器失效而不通过任何数据。另一方法是，如若对一信息包无SCID匹配，可允许解码器根据其最后设定来解码，并可使存储器写入控制器失效以清除该信息包。
图4示出可用于图3中元件13-15的示范性寄存器-比较器电路。图4包括多个相似的寄存器比较器电路36A-36E。每一此种电路包括一13位平行输出寄存器37，来自微处理器19的成分SCID之一装载于该寄存器。平行输出的各连接点分别耦合于多个13两输入“同”门电路(即XNOR 38-41)的各第一输出连接点。在本实例中为一12位串联输入平行输出寄存器35的另一寄存器被连续载入当时信号成分信息包的12位SCID。此寄存器的各输出连接点分别耦合于电路36A-36E全部位元相应的12 XNOR的第二输入连接点。第13 XNOR的第二输入连接点耦合于地电位，其效用将于后文中叙述。电路36A-36E的每一电路包括一13输入的“与”(AND)电路，13 XNOR的输出连接点耦合于该电路。每当加载于寄存器35的SCID与编程到电路36A-36E的寄存器之一中的SCID匹配时，对应电路的“与”门将呈现指示该项匹配的低至高的转变。
各“与”门的输出连接点耦合于一设定/复位触发器44的设定输入连接点，该触发器为边缘触发。触发器44的复位输入端耦合于信息包的成帧脉冲上。信息包成帧脉冲在本实例中被假设为在一信息包开始时从逻辑低进至逻辑高的脉冲，并在该信息包期间停留在逻辑高上。因此，各触发器在每一信息包开始时均复位到逻辑低，并于其后当检测到匹配时，由配合的“与”门自逻辑低至逻辑高的转变而定位于逻辑高。在此实例中，各信息包乃采用位串行格式，信息包的各个位元由一位元时钟定时于FEC范围之外。匹配仅能在SCID放入寄存器35之后发生，并在信息包成帧脉冲的导前转移后发生16位元时钟周期。
信息包SCID由位元时钟定时于寄存器35中，该位元时钟是经一“与”门47施加到寄存器35上的。“与”门47仅在SCID发生于信息包位元流中的时间间隔中被起动，使之通过该位元时钟。起动脉冲则由边缘触发的设置/复位触发器48产生，该触发器是由被迟延四个位元时钟周期的信息包成帧信号的复制信号予以设定的，并由被迟延十六个位元时钟周期的信息包成帧信号的另一复制信号予以复位。触发器48输出期间为12位元时钟周期的起动信号，并在各信息包开始之后四个位元时钟周期时发生。
若FEC(用于可代用系统)所供给的数据为字节串，则可设置类似的电路以将字节串信号放入一当时的SCID寄存器中。熟悉数字电路的技术人员会很容易地调节比较器电路至该输入信号格式。
图5显示可用作图3的解码器16的解码装置。信号信息包由习用的解码器79予以解码，该解码器被调节到适当的状态，以根据施加于一解扰频字输入DWI的解除扰频字实现扰频解除。各信息包经一“与”门73施加于解码器79，该“与”门在信息包成帧脉冲的导前转变后的16位元时钟周期时开始。以此方式使“与”门起动切去不再使用的信息包字首。
“与”门73亦由响应于SCID检测器15的“或”电路72起动。若编程的SCID中任何一个已匹配，“或”电路72提供一起动信号，使信息包有效负荷进入解码器。若无SCID的匹配，“与”门73就有效地切断当时的数据信息包。
扰频标志CF及CS被定时及储存于一寄存器75中。CF标志耦合到解码器的一起动输入连接点EN。响应于呈现为逻辑1电平的标志，该解码器被调节到可通过来自FEC的信号不加改变的状态，即不实施解除扰频。另一方式为，若CF标志呈现一低逻辑电平，则由解码器实施解除扰频。
每一程序成分可有两个独特的解除扰频码。这些解除扰频码储存在两组解码寄存器76A和76B中。寄存器76A具有耦合到一多工器77A的各输出连接点，而寄存器76B具有耦合到多工器77B的各输出连接点。多工器77A和77B具有耦合到二至一多工器78的各输出连接点。多工器78则有耦合以响应寄存器75中控制标志CS的一控制电极。若标志CS为逻辑高或逻辑低，则解码键分别选自排列的寄存器76A或76B。多工器77A和77B由SCID检测器输出信号控制，以选择排列的76A和76B中的解码键寄存器，该排列寄存器由FEC 12而与当时的信息包的输出结合。
寄存器76A及76B可加入固定的解码键数值。不过，为提供扰频的灵活性起见，本较佳实施例从微处理机19或一智慧型卡片接口(未图示)供给可编程的寄存器76A和76B以解码键。
图6示出图3中所示的存储器控制器17的示范装置。包括此图的目的在于说明与图3中各寄存器编程相关的各元件。每一程序成分储存在存储器18的一不同的邻接模块中。此外，其他的数据，例如微处理机19或智慧型卡片(未图示)所产生的数据也可储存在存储器18中。
各存储器的地址由一多工器105施加，而存储器的输入数据由多工器99施加。输出数据由另一多工器104提供。多工器104提供的输出数据来自多工器19、存储器18或直接来自多工器99。程序数据假定是标准图象的清晰度及品质，且以一特定的数据率出现。另一方面，高清晰度电视信号HDTV是以甚高的数据率出现。实际上，FEC所提供的全部数据将经多工器99通过存储器18发出，唯较高率的HDTV信号可直接发送至多工器104。
各存储器地址由程序编址电路79-97、微处理机19、智慧型卡片装置、及可能从其他辅助装置提供给多工器105。在任何特定时间周期选择特定的地址，是由一直接存储器存取DMA电路98控制的。来自各信号处理器的SCID控制信号及“需要数据”信号施加到DMA 98上，响应于这些信号，存储器存取的竞争可任意进行。DMA 98与一服务指示控制器93配合，以对各个程序信号成分提供适当的读出或写入地址。
各不同的信号成分存储器模块的各自地址是由四组程序成分或服务指示寄存器83、87、88及92产生的。对于各个信号成分，其中储存了这些成分的存储器的各模块的开始指标包含在寄存器87中。这些开始指标可为固定的数值，或可用传统的存储器控制法在微处理机19中加以计算。
各模块的最后地址指标储存在排列的服务寄存器88中，每一可能程序成分有一个指标。与开始地址相似，终止地址可为固定的数值，或为由微处理机19所提供的计算值。最好采用开始及终止指标的计算值，因其只用较少的存储器而提供了更适用的系统。
存储器写入指标或头指标是由加法器80及服务头寄存器83产生的。每一可能的程序成分有一服务头寄存器。一写入或头指标值储存在寄存器83中，并在一存储器写入周期中提供给一编址多工器105。此头指标还耦合到加法器80上，在其中以一个单位作增量，其增量指标储存在适合的寄存器83中，以供下次写入周期之用。对于当时服务的适当程序成分，寄存器83是由服务指标控制器93选择的。
在此实施例中，假定开始及终止指标为16位元指标。寄存器83提供16位元的写入或头指标。另一方面，存储器18有18位元的地址。此18位写入地址由开始指标的两个最重要位元连接于16位头指标形成，带有开始指标位元，它们位于组合的18位写入地址的最重要位元地址。此开始指标由各自的寄存器87提供到服务指标控制器93。此服务指标控制器从储存于寄存器87的开始指标分析较重要的开始指标位元，并将这些位元与16位头指标总线联结起来。这由所示的总线96与退出多工器85的头指标总线结合起来可看出。
类似地，存储器读出指标或尾端指标是由加法器79及服务尾端寄存器92产生的。每一可能程序成分有一服务尾端寄存器。读出或尾端指标数值储存在一寄存器92中，并在一存储器读出周期中供应至地址多工器105。此尾端指标亦耦合到加法器79，其中仍以一单位为增值，增值的指标储存在适当的寄存器92中，以供下次读取周期之用。这些寄存器92由服务指标控制器93为现正服务的适当程序成分而选择。
寄存器92提供16位元的尾端指标。18位元的读出地址是以开始指标的两个最重要位元连结于16位的尾端指标而形成，带有开始指标位元，它们位于组合的18位元写入地址的最重要位元的位置。服务指标控制器从储存于寄存器87的开始指标分析较重要的开始指标位元，并将这些位元与16位尾端指标总线结合起来。这是以所示总线94与退出多工器90的尾端指标总线相组合示出的。
数据储存在存储器18中经计算的地址上。在储存一字节位元后，头指标以1增值，并与此程序成分的尾端指标比较，若两者相等，先头指标的较重要位元则以开始指标的较低14位元代替，而各零置于地址的头指标部分的较低两个位元位置。此项操作是以箭头97从服务指标控制器93指向来自多工器82的头指标而示出的。假定下面的14个开始指标位元的施加跨越头指标位元。用该地址中较低开始指标位元取代头指标位元，导致存储器滚过上面两个开始指标位元所表示的存储器模块，从而避免在每一信息包开始处对写入地址重新编程到一模块内的单独一个存储器位置上。
就头指标现已等于尾端指标(用以指示从存储器18读出数据)的状况而言，一信号被发送至微处理机的间断部分，以指示一头尾拥挤已发生。从此程序通道再写入存储顺18已告失效，直至微处理机再起动该通道为止。此一状况绝少发生，且在正常操作中不应发生。
数据由于各信号处理器的请求在加法器79所计算的地址及寄存器92中从存储器18收回。在读出所储存数据的一字节后，尾端指标的数据以1增值，并与服务指标控制器93中此逻辑通道的终止指标比较。若尾端指标与终止指标相等，则尾端指标以开始指标的较低的14位元及在较低两位元中的零取代。这是以自控制器93出发而指向来自多工器90的尾端指标总线的箭头95表示的。若尾端指标现已等于头指标，则各存储器模块被确定为空乏，不再发送更多的字节至配合的信号处理器，直至此程序通道收到来自FEC的更多数据为止。
存储器读/写控制是由服务指标控制器和直接存储器存取元件DMA 93及94控制的。DMA经编程以编排读出和写入周期。该编排工作由FEC是否正提供要写入存储器的数据而定。FEC数据写入工作具有优先性，在图6所示的范例性装置中，有四种可出入存储器的装置。这些装置为智慧型卡片(未图示)、FEC 12(更精确说为解码器16)、微处理机19、和诸如音频及视频处理器的施加装置之一。存储器的竞争以下列方式处理。DMA响应于来自上列各种处理元件的数据申请而分配存储器的存取如下。对存储器的存取是以95nS时隙提供的，在该时隙期间，数据的一字节是从存储器18中读出的或写入存储器18。有两种存取分配的主要模式，分别由FEC提供数据或FEC非提供数据限定。就每一模式而言，假定最大FEC数据率为5百万字节/秒或每200nS一字节，则时隙分配如下，即FEC提供数据1)FEC数据写入；2)施加装置读出/微处理机读出/写入；3)FEC数据写入；4)微处理机读出/写入；FEC非提供数据1)智慧型卡片读出/写入；2)施加装置读出/微处理机读出/写入；3)智慧型卡片读出/写入；4)微处理机读出/写入。
由于FEC数据写入不能暂延，必须保证FEC(更正确而言为解码器)在提供数据时在每200nS间隔期间的存储器的存取。备用时隙由施加装置和微处理机共享。当无数据可供请求装置使用时，用微处理机施加时隙。
控制器93与SCID检测器联通以确定开始、开头及终止指标寄存器中哪一个可提供存储器的写入作业。控制器93与DMA联通以确定开始、终止及尾端寄存器中哪一个可提供存储器的读出作业。DMA 98控制由多工器99、104及105对相应地址及数据的选择。
可认为需对SCID寄存器13之一重新进行编程而不改变其余的SCID寄存器。例如当须要改变至多个声频成分之一的一个不同声频成分而又不干扰其他信号成分时，可能会有上述需要。这时要求改变各寄存器83、87、88及92的一些寄存器中的指标，以及分配存储器的空间等，所有这些均需要一定的时间。因为重新编程不能同时进行，若重新编程不以规定的顺序进行，则很可能由FEC所提供的不需要的数据会侵入信号处理器之一中从而造成系统“变坏”。
较佳的重新编程可照以下顺序进行。当一程序成分自寄存器13之一移除其SCID而不予选取时，对微处理机进行编程，以测试SCID检测器输出控制总线而确定该通道当时是否有效，即该通道当时是否正在处理程序成分信息包。如该波道为有效，则系统须等候，直至SCID检测器输出服务工作失效为止。在该程序成分失效之后，将新的SCID的四个最重要位元放入适当的寄存器中。此外，一逻辑高触发位元被馈入该寄存器的TB位元位置，参见图4。此触发位元施加于第13个XNOR门，它有与第13个XNOR的其他输入连接点不同的逻辑电平。此确使“与”门42失效，结果该特定程序服务或通道变成不活动。(注意，在此例中，所有12个位元并非同时馈入寄存器37，因为负载数据总线被认为仅有8位元宽度)。此外，存储器控制电路尚未重组以容纳SCID的改变。因此，在SCID的LSB被馈入寄存器37之前，存储器控制电路是在微处理机19的控制下予以重组然后将SCID的八个LSB放入寄存器37中的，其后将触发位元设定在低位，以使该程序通道或服务重新活动。
发明人已发现须特别谨慎使SCID控制信号优选化，可能的话及有时需要，最好将同一SCID馈入一个以上的SCID寄存器中，然后须保证该系统能容纳两个或更多的检测器对SCID同时进行检测。根据系统设计者所建立的分级制度，使个别SCID优先化。在本实例中，将检测器36A-36E依其次序予以优先化。于是，若一SCID是由检测器36A及检测器36B-36E的其他检测器予以检测时，一输出控制信号将由检测器36A提供，而所有其他检测器36B-36E的输出控制信号则被抑制。另一方式是，若检测器36A并不检测当时的SCID，而是由检测器36B及检测器36C-36E中的其他检测器检测当时的SCID，则一控制信号将由检测器36B提供，同时检测器36C-36E的输出被抑制。类似地，若检测器36C为上述分级制中检测当时SCID的最高次序的检测器，则检波器36D-36E的输出信号将被抑制，依此类推。
输出控制信号优先化由图4的电路元件51执行。执行此任务的范例性电路示于图7。此为熟知的量热计解码器，毋须加以详述。
权利要求
1.一种在接收机中用以处理所记录或发送的声频、视频及数据程序信号成分的装置，其中各个程序信号成分出现在包括一信号有效负载及一服务通道识别符号SCID的信号信息包中，不同成分具有不同的SCID，其特征在于该装置包括包含所述程序信号成分的一信号源(10-12)；响应所述信号以确定与各程序各个成分相关联的SCID的SCID检测装置(13，17)；多个信号处理器(21-24)，包括一声频信号处理器、一视频信号处理器、及一数据信号处理器；多个可编程的匹配滤波器(14，15)，与所述信号源耦合，并以信号成分SCID作选择性的编程，各所述可编程的匹配滤波器用以对出现在所述信号中的各信号信息包进行检测，并含有与用其编程的一SCID相同的SCID，用以施加对应的经检测的信号程序成分于一相关的信号处理器，以及耦合于所述SCID检测装置的装置，用以利用各SCID对所述多个可编程的匹配滤波器进行编程，并与一所需要的程序耦合。
2.根据权利要求1所述的装置，其特征在于，所述各可编程的匹配滤波器包括一寄存器，具有多个在数目上至少等于各SCID位元数的储存元件，有一用以施加一SCID的输入端口、分别与一SCID的每一位元相关的从最不重要位元至最重要位元的按次序编号的多个输出连接点；另一寄存器，具有多个在数目上至少等于各SCID的位元数的储存元件，具有耦合到所述信号源上的一输入端口，用以放入所述信号至少一部分于其储存元件中，并有多个分别与各储存元件相关的依次序编号的输出连接点；以及逻辑比较装置，配置为当呈现于另一寄存器的依次序编号的输出连接点的每一信号完全等同于呈现在所述寄存器的同样依序编号的输出连接点的信号时，用以提供一控制信号。
3.根据权利要求2所述的装置，其特征在于，所述可编程的匹配滤波器包括使所述逻辑比较装置失效而无法提供所述控制信号的装置。
4.根据权利要求2所述的装置，其特征在于，所述逻辑比较装置包括多个“同”门电路，具有耦合到所述寄存器的各SCID位元输出连接点的各自的第一输入连接点及连接于所述另一寄存器的同样依序编号的SCID位元输出连接点的各自的第二输入连接点。
5.根据权利要求4所述的装置，其特征在于，所述逻辑比较装置另包括用以确定何时所有所述“同”门电路呈现一相似的输出状态的装置。
6.根据权利要求5所述的装置，其特征在于，所述逻辑比较电路包括另一“同”门电路，该电路具有连接至一预定逻辑值的第一输入连接点及耦合于可选择逻辑值的一个源的第二输入连接点，并有连接于所述确定何时所有“同”门电路均呈现一相似输出状态的装置的输出端，所述可选择逻辑值的源置于施加与该预定逻辑值相反的一逻辑电平上，以使当所述可编程的匹配滤波器被重新编程时，所述确定何时所有“同”门电路呈现一相似输出状态的装置失效。
7.根据权利要求5所述的装置，其特征在于，所述可选择逻辑值的源包括在所述寄存器中的另一储存元件。
8.根据权利要求1所述的装置，其特征在于，所述信号信息包经一解码装置耦合到各所述信号处理器上，该解码装置包括。一解码器，具有耦合至所述信号源的一输入端口及有可用的已解码信号的一输出端口，并具有一解码键输入端口；多个可编程的寄存器，具有用以载入与各信号成分相关的解码键的各自的输入端口，并有各自的输出端口；一多工器，具有分别耦合到所述多个可编程的寄存器上的输出端口的多个输入端口、耦合到所述解码键输入端口的一输出端口、以及耦合到所述可编程的匹配滤波器上的一控制信号输入端口，用以施加于与经检测信号成分相关的解确键。
9.根据权利要求8所述的装置，其特征在于，所述两个解码键与各信号成分相关，且各信号信息包均包括一解码标志，以指示两解码键中哪一个将用于一指定的信息包，以及该解码装置还包括一检测器，响应所述信号信息包中的解码标志，以选择与各信号信息包合用的所述两个解码键之一。
10.根据权利要求1所述的装置，其特征在于，所述各信号信息包经一解码装置耦合到各所述信号处理器上，该解码装置包括一解码器，具有耦合至所述信号源的一输入端口，及有可用的已解码信号的一输出端口，并具有一解码键输入端口；一存储器，具有用以装载与各信号成分相关的各解码键的多个地址位置、耦合于该解码键输入端口的一输出端口、以及耦合到所述可编程的匹配滤波器上的一地址输入端口。
11.根据权利要求1所述的装置，其特征在于还包括耦合到所述多个可编程的匹配滤波器上的各输出连接点的优选化装置，用以同时仅通过来自所述各输出连接点的单一输出控制信号；其中若一个以上的匹配滤波器同时提供一输出控制信号，则各匹配滤波器对将要通过的输出控制信号实施优先化。
12.一种用以检测程序成分的方法，用在一用以处理所记录或发送的声频、视频及数据程序信号成分的接收机中，其中各个程序信号成分出现在包括一信号有效负载及一服务通道识别符号SCID的信号信息包中，不同成分具有不同的SCID，其特征在于该方法包括提供包含所述程序信号成分的一信号；自该信号确定与各程序的各自成分相关的SCID；以自该信号确定的SCID，对多个可编程的匹配滤波器进行编程；利用所述多个可编程的匹配滤波器，对所述信号作匹配过滤，以确定被编程到这些可编程的匹配滤波器中的SCID的出现；响应于对应SCID的检测，将所述信号耦合到各自的声频、视频、及数据处理元件上。
13.根据权利要求12所述的方法，其特征在于还包括使可编程的匹配滤波器优先化，从而使多于一个的可编程的匹配滤波器共同确定一个SCID，除一个以外而将所有可编程的匹配滤波器的响应均予以抑制。
14.根据权利要求12所述的方法，其特征在于，所述接收机包括存储器控制装置，该装置是可重组的，以容纳各程序成分，各匹配滤波器则包括可编程的寄存器，而对可编程的匹配滤波器予以编程的步骤包括确定要重新编程的一个匹配滤波器是否正提供一控制信号，若该滤波器正在提供一控制信号，等候至该控制信号终结为止；以一部分新的识别符号对所述可编程的寄存器重新编程，同时抑制该匹配滤波器使之不提供一输出；重组所述存储器控制装置；以所述新识别符号的其余部分对所述可编程的寄存器重新编程；以及起动所述匹配滤波器的输出响应。
15.一种对可编程的寄存器进行重新编程的方法，用在一借检测各信息包内预定的识别符号而对来自一信号信息包流的含有所要程序部分的数据的预定信号信息包进行检测的可编程的装置中，该装置包括以该预定信息包的N位识别符号(N为一整数)而编程的所述可编程的寄存器，以及耦合于各可编程寄存器的各个比较装置，用以当包含于所述可编程的所述寄存器中的N位识别符号与该信号信息包流中的一信号信息包中所含的N位识别符号相匹配时产生控制信号；以及还包括存储器控制装置，该装置可重组，以容纳各所述程序成分；其特征在于所述方法包括确定耦合于一要重新编程的可编程的寄存器的一个别比较装置是否正提供一控制信号，若该比较装置正在提供一控制信号，等候至该控制信号终结时为止；以部分新的识别符号对所述可编程的寄存器进行重新编程，同时使该比较装置失效；重组所述存储器控制装置；以所述新识别符号的其余部分对所述可编程的寄存器进行重新编程；以及起动所述比较装置。
全文摘要
自各信息包的信号流(12)中选出信号成分信息包中预定部分的装置，包括控制装置(19)，响应用户选择(20)及发送的程序确定各信息包识别码SCID，并储存在可编程寄存器(13)中。来自信号流各信息包的SCID连续载入另一寄存器(14)中。与可编程寄存器联合的比较器(15)将储存的SCID与信号流各信息包的SCID比较，其输出信号控制信号流各信息包的利用(21—24)。在各可编程寄存器的SCID的编程(19)是按一计划执行，以排除无意中接受不想要的数据。
文档编号H04N7/173GK1118544SQ9510483
公开日1996年3月13日 申请日期1995年4月21日 优先权日1994年4月22日
发明者G·G·谭默, M·S·代斯 申请人:汤姆森消费电子有限公司