分配系统的制作方法

专利名称：分配系统的制作方法
技术领域：
本发明与分配系统有关，具体地说，与分配在数字视频广播(DVB)接口上接收到的视频信号的系统有关，以及与提供对这些视频信号的转接条件接入的系统有关。
视频信号的分配系统可参见国际专利出版物No.WO97/09827，该专利内容列作本发明的参考。这种系统能接收视频信号，将它转接给用户。这种系统用数字用户线路(DSL)收发机通过电信交换机与用户之间的铜线传送视频信号和POTS信号。
按照本发明设计的用于本地交换机的分配开关包括一个响应从用户接收到的信道请求转接发送给用户的视频信道的接入单元；以及一个受所述接入单元控制、按照所存储的条件接入数据控制信道转接的控制单元。
本发明还提供了一种用于本地交换机的分配系统，这种分配系统包括一个用户接入系统；以及一个DVB接口单元，所述DVB接口单元具有接收DVB信号的装置，从所接收的这些DVB信号中提取多个视频信道的装置和将所述视频信道多路合并成一个数据通路送至所述用户接入系统的装置。
下面将结合附图举例说明本发明的优选实施例。在这些附图中

图1为一种分配系统的优选实施例的方框图；图2为图1所示系统的分配开关的方框图；图3为图2所示分配开关的分配子机柜的方框图；图4为图3所示分配子机柜的DVB信道接口单元的方框图；图5为图1所示分配系统的开关条件接入系统的方框图；图6为图5所示开关条件接入系统的条件接入过程的流程图7为条件接入消息的格式图；图8为图4所示信道接口单元的MPEG传送流处理器的方框图；以及图9和图10为图4所示信道接口单元的多路复用器的第一和第二部分的方框图。
如图1所示，分配系统2包括多个分别配置在电信业务运营方的PSTN的一些本地交换机处的分配开关4，用来将用户6接至视频信息提供机构8或诸如Internet或办公楼LAN之类的计算机网络10。分配开关4包括一些ADSL收发机，用来为各用户建立与配置在用户6处的相应ADSL收发机12通信的信道。这些通信信道包括6Mb/s左右的高比特率下行信道、640kb/s的低比特率双向信道和发送POTS信号的信道。用户收发机12支持至少一个收看视频节目的电视机机顶盒(STU)14、一个用于PC16的Ethernet连接和一个用于POTS信号的电话终端18。开关4与用户6之间的下行信道主要用来下载视频节目，而低比特率信道主要用来传输控制信号，诸如由用户6向分配开关4发送的节目或信道选择信号之类。分配开关4按要求建立一个与视频信息提供机构8连接的双向控制信道，而且能接收视频信息提供机构8用视频馈送下载给开关4的高比特率视频信号。
如图2所示，分配开关4包括一个接收来自SDH或ATM网之类的局间网(IEN)的视频馈送的分配子机柜20。子机柜20从视频馈送中接入或提取视频信道，将这些视频信道多路传输到一个数据总线24上，分配给开关4的接入子机柜26。接入子机柜26包括ADSL收发机，能按照用户要求从总线24上选择视频信道，以ADSL信号形式将视频信道数据发送给用户6。这些接入子机柜26能为各用户6执行信道切换。每个接入子机框26都包括一个集成的信关单元(IGU)，用来接收来自用户6的控制信号和控制信道切换。
如图3所示，分配子机柜20包括若干个接收视频馈送、接入和多路传输这些视频馈送中的视频信道的信道接口单元(CIU)30、一个将多路传输的视频信道置于分配总线24上的信道分配单元(CDU)32和一个处理单元30和32的控制信号的IGU36。
分配系统2的以上部件的其他情况可参见国际专利出版物No.WO97/09827，该专利内容列作本发明的参考。
如图4所示，每个DVB信道接口单元30包括一个接收34.368Mb/sDVB馈送34的MPEG2传送流处理器32和一个接在MPEG处理器32的输出端上，将处理器32提取的这些视频信道多路合并成CDU32的34比特数据的多路复用器36。CIU30还包括一个与处理器32连接的PCR单元38和一个控制在CIU30内执行的信号处理的控制CPU39。CPU39还起着一个系统信息(SI)处理单元40的作用。MPEG处理器32对34Mb/sDVD馈送34进行多路分路，提取最多达12个MPEG视频信道送至多路复用器36，合并成一系列34比特的数据字。DVB协议可参见欧洲电信标准(ETS)300-468、300-421、300-429、300-472和300-473。
MPEG处理器32可以选择G.703串行输入42或并行8比特数据输入44作为它的输入馈送34。8比特数据输入44用来接收来自一个接在一根混合光纤同轴(HFC)电缆的QAM解调器的数据或接收来自一个将155Mb/s SDH馈送变换成4×34Mb/s数据馈送的STP-34单元。MPEG处理器32在这些MPEG信道以固定比特率输出时引入分组抖动，这抖动可以在机顶盒内通过信号处理除去，或者也可以增添程序时钟基准(PCR)调准模块38，通过调整每个MPEG输出流的PCR时标来消除抖动。对于由视频信息提供机构加密的信道或馈送，可以用PCR模块或一个替换的接入模块对MPEG流进行解密。SI处理单元40是一个CPU，用来处理MPEG处理器32从DVB馈送34提取的系统信息。
如图5所示，分配系统2的转接条件接入系统50包括一个用户管理系统(SMS)52，用来管理和设置需发送给分配开关4的条件接入数据。条件接入数据包括内容描述数据和用户权利数据，分别到在相应的内容描述表和用户权利表内。内容描述表(CDT)与输送给开关4的视频信道的内容有关，而用户权利表(SET)与用户能从开关4个接入的内容有关。
条件接入数据由用户管理系统52发送给分配开关4的接入子机柜26中的IGM54。这些IGM54构成了一个第一级(L1)信关。数据可以从管理系统52利用管理网络通路56直接发送给网关54，也可以往封装后在DVB馈送34内发送给DVB CIU30。在后一种情况下，内容描述表和用户权利表由管理系统52发送给DVB编码器58用视频信道加以封装。然后，CIU30提取这些表，通过开关4的Ethernet链路60将它们发送给信关54。
如图6所示，内容描述表62包括开关4所接收的每个信道的内容类型65一组的与这个信道内容有关的内容描述符66。描述符66包括与信道节目有关的节目类别(tier)、标明可观看这节目的地理区域的地理限制和可用来提供节目其他信息的任何母本级别或版权保护信息。用户权利表64为每个用户列出了标明用户可接入的节目类别的类别描述符、标明用户地理区域的地理描述符和标明用户可接入的最后日期的截止日期。接收到一个用户发出的对某个内容的信道的请求后，IGU54就这个用户访问用户权利表64和就所请求的节目访问内容描述表62，比较两次访问的结果，确定是否允许用户6接入所请求的信道。如图6所示，如果(a)节目或信道类中至少有一类与用户所请求的节目类别相应；(b)用户的地理区域与这节目或信道的地理区域之一一致；而且(c)当前日期68尚未超过SET64内的截止日期，就允许用户接入。
如果IGU54确定允许用户6接入，就在接入子机柜26内颁发一个控制信号，转接所请求的信道。分配系统2可以规定128个节目类别。母本级别和拷贝保护数据可以传送给STU，向用户6显示，或者可以在STU14用来限制对某些类别的节目的接入。也可以在分配开关4利用这信息通过为用户权利表64增添其他相应数据来限制接入。
这些SET和CDT都由发送段建在开关4内。那些形成CDT的段是一个节目描述段(PDS)和一个节目类别描述段(TDS)。SET由一个用户权利段(SES)建立。要建立一个完整的表通常需要几个这样的段。如上所述，SET和CDT可以利用下面要说明的封装多路合并成一个34Mbit/s的MPEG-2传送流发送给L1信关54，或者利用管理网格直接发送。
下面所用到的各项可参见国际电信联盟的ITU-T建议书H.220.0(MPEG-2)，MPEG2规范文件“活动图象及其配音信息的信息技术通用编码系统”(同ISO 13818-1)。
PDS、SES和TDS共享同样的MPEG2 PID(分组标识符)。构成PDS、SES和TDS的字符封装在“专用流2”型的MPEG2 PES分组(PES头标中的流标识符为OxBF)内，在节目映象表内标为“含有专用数据的PES”(PMT中的流类型为Ox06)。为了识别含有PDS、SES和TDS数据的专用数据流，DVB CIU30提取由它的PMT标识为只具有这种专用数据流(即没有关联的视频或音频流)的第一数据流。
由于MPEG编码/多路复用器58的可用接口关系，SMS52与DVBCIU30之间的数据流是一个异步的字符流。字符以19.2kbit/s的最大速率发送给多路复用器58。字符到达多路复用器58时，按照当时可用的输出带宽，将一个或多个字符置入一个PES分组(流标识符＝OxBF)，插入已为这数据流建立的PID的MPEG2传送流。一个PES分组能含有多于178个的字符，因此PES分组要用两个或更多个MPEG2传送分组发送。在含有一个PES分组的开始的传送分组内设置“净荷单元开始指示符”比特。PES分组没有填满184字节数据区的传送分组用一个空的适配段填充。由于没有控制每个PES分组的字符数，所以采用了一个允许消息快速同步的异步协议。封装过程基于HDLC帧形成中的PPP，如Internet RFC1549中第四章“异步HDLC”所述。
图7例示3消息格式，其中没有包括开始和终止比特，也没有包括任何为了清晰起见而插入的字符。字符从左向右发送。一个消息的终止标志序列后可以紧接另一个消息(即两个消息可共享一个共同的标志)。两个相继的标志序列构成一个空消息，予以忽略，不计为一个帧校验序列(FCS)差错。接收到的帧如果带有不正确的FCS，就予以抛弃。消息段可以持有一个SES、一个TDS或一个PDS，但只是一个。在一个消息内多个段是不允许的。消息段(包括任何为了清晰而插入的字符)的最大长度可以为230个字符，由诸如以下这些因素决定(i)截获一个消息开始的时间(ii)无差错接收一个消息的概率(iii)传输带宽的利用率如在HDLC链路中通常所采用的那样，没有地址段和控制段，如在Internet1549第3.2节FDLC帧形成的PPP中所规定的那样，可以略去这些段来节约带宽。
所有的字符均以8个有效数据比特发送，标志序列指出一个消息的开始或结束。字符流以值为01111110(0×7e)的字符为基准逐一加以检查。帧校验序列段规定为16个比特(两个字符)。FCS以最高项的系数首先发送。FCS段按消息的所有比特，不包括起始和终止比特也不包括为了清晰而插入的任何字符，加以计算。这表示不包括标志序列和FCS段本身。消息的终止通过确定关闭标志序列和除去帧校验序列段来找出。FCS的规范可参见ISO 3309或ITU X.25。利用字符填充过程可以增加清晰度。控制换码字符规定为二进制的011111101(0×7d)。
如前面所述，DVB CIU30支持若干网络模块(NIM)(a)34Mbit/s的G.703 NIM42；(b)16/64的QAM NIM44。
如图8所示，CIU30具有如下输入(i)来自STP-34 SDH多路分路单元的34Mbit/s并行输入74，STM-34单元将STM-1155Mb/s馈送变换成140Mb/s，再将这信号变换成34Mb/s；(ii)是来自集成接收机解码器(IRD)、QAM NIM44或QPSK NIM的非加密数据的并行8比特输入72；以及(iii)G.703串行输入70。
所接收的经HDB3编码的输入信号70变换成NRZ信号格式。这信号再变换成并行格式后与输入74一起送至Reed-Solomon芯片(L64705)76。FEC芯片76的Viterbi解码器配置成旁路模式。在这个模式，FEC芯片的输入呈8比特并行判定字节形式。NIM卡42的现场可编程门阵列(FPGA)使输入流同步，并将它变换成8比特并行数据。对于前面所讨论到的PCR模块38或接入模块来说，在FEC芯片76后加有一个接入(CA)口78。CA口78提供对MPEG2传送流内所输入局流的接入，如果需要的话，加以解密。
MPEG传送流的同步由锁定单元80发现。通过24MHz主时钟发现PID位置和产生一个双口选择信号CK4。这个信号所提供的每个周期的低电平使流处理器32可以将一个MPEG数据字节输入主FIFO82。在这个信号为高电平时，流从FIFO82输出数据，而CPU39可以接入这数据。
入局数据以8比特并行形式存入16k字节的RAM FIFO82，在256字节块内分组是对准的。访问FIFO82以24MHz的循环率进行。这为RAM形成了双向口，有效输入率为34Mb/s，最大输出率为158Mb/s(输入率的三倍)。在CK4为低电平时写FIFO，而在CK4为高电平时读FIFO。
如果包括PCR模块38，入局分组用27MHz/300计数器的值打上时标，代替MPEG2同步信息，以保证PCR调整。由于有分组对准的程序，同步信息就不再需要。同步在数据传送给总线多路复用器36时由PCR模块38输入。
在接收到PID号码时，它就用来对一个8k字节×13bit的查找表(包括12个输出流和一个CPU接入流)进行访问。每个输出比特使一个特定分组可以被发送到相应的输出流。SI信息分组在各流含有这些分组时使所有输出比特置位。
在一个分组需发送到一个特定输出流时，它的在16k字节主FIFO82内的地址就存储在一个分组FIFO84内。这个地址是分组号码，可以是从1至63，由分组计数器81得出。有12个16×6比特的分组FIFO84。在一个分组传送到输出流后，就将它的地址清零，再读出下个分组的地址。如果下个输入分组尚未就绪，分组地址就仍为零，于是发送一个空的填充信元。分组地址＝0指向主FIFO82内的一个空信元。如果某个流的输入速率高于输出速率，分组地址就被盖写，将不为零。这产生一个CPU中断，从而CPU39能为这个流指定一个较高的输出速率。具体流的输入数据率可由CPU39选择和测量。
有两种工作模式可以将输出速率分别限制在6.608Mb/s和5.304Mb/s或6.312Mb/s。具有相同速率的所有的流是同步的。
根据这些时钟率，有两种数据请求(数据请求的频率＝时钟/8)从总线多路复用器36发送给两个共享主FIFO输出侧的地址计数器83。计数器83的第一级执行188的分频，而第二级对充入流FIFO的分组进行模16的计数。每个输出流由为它指定的比特率规定的正确地址(8比特)服务。然而，每个流在存入它的流FIFO84时具有一个独立的分组地址。流序列计数器88保证每个流依次提供。模式RAM90存储与每个流关联的比特率，以选择适当的地址计数器83。
为了确保为每个流只服务一次，有两个16周一发电路(16 cycleone-shot circuit)85接至来自总线多路复用器36的数据请求。在一发电路85的输出为有效时，只有一个特定的流受到一次服务。电路85的输出与流序列计数相配合指出所出现的有效数据是用于哪个流的。
在写允许(WE)信号89对某个流地址91有效时数据以字节从主FIFO82传送至总线多路复用器36。
为了处理SI数据，利用了第13个分组FIFO84。流处理器32选择含有SI数据的PID。数据传送给CPU39，并不插入空信元。用一个比特置位来表示有一个分组，于是CPU39就能从FIFO82读取这个分组。如果节目传送率不合适，可用硬件DMA支持。空信元指针不送入分组FIFO84，因为CPU对一个分组的可用性是进行轮询的。
主FIFO RAM82通过对传送流处理器32的写操作用一个空信元初始化。CPU访问从双口选择信号中移去一个时钟，这个时钟用来将CPU数据写入FIFO82。
PCR模块38保证在输出流的PCR时标与向多路复用器36发送的时间之间的时间对准。PCR模块38修正在8比特数据总线93上向多路复用器36发送的比特流。
如图9和10所示，总线多路复用器36包括一个转换FPGA101和一个多路复用FPGA103。
转换FPGA101向传送流处理器32提供3M和6M流的比特率的请求信号87。传送流处理器32产生FIFO时钟、WE信号89和四个限定地址信号91。有12个8比特锁存器100，在3M流的一个字节周期期间，有一个字节数据锁存入每个处理一个3M传送流的锁存器，而有两个字节锁存入每个6M锁存器。
锁存器的输出经串行化后提供12个比特流，每个比特流可以是一个6M信道，也可以是一个3M信道。比特率相同的所有信道是同步的。
由于利用固定的比特填充来降低数据率，每个6M信道被分裂成四个2.10625Mbps流，而每个3M信道被分裂成两个2.10625Mbps流。还通过执行可变的比特填充使每个信道与从33.7MHz系统时钟得出的2.10625MHz时钟同步。转换FPGA101的输出包括48个2.10625Mbps(12×4个2.10625Mbps)流102。四个流102可以表示一个6M或一个3M信道。如果是6M，用四个流，TS1、TS2、TS3和TS4，而在3M的情况下，只用两个流TS1和TS2，而每组四个中的其余两个留下不用。
转换FPGA101的48个流102各随“bo_valid”一起送至多路复用FPGA103。“bo_valid”是与TS1配合的可变填充比特标志，使原比特流稍后在系统内可以恢复。随着每个流102按时钟进入多路复用FPGA103，对每组32个相继的数据比特(最终将形成一个32比特的并行数据字)加上“bo_valid”进行串行的奇偶校验计算。
对于12组四个流TS1、TS2、TS3和TS4的每个组都有两个存储体104，每个包括32个12比特的RAM。在一个存储体在填入数据的同时另一个存储体输出它的数据。
在数据读出存储器时，一个给定信道的所有32个数据比特(加上“bo_valid”和“奇偶校验”)同时读出，成为一个并行的数据字。并行数据字按信道1至12依次读出。对于每个信道来说，流TS1、TS2、TS3和TS4同时以8.425MHz的速率读出存储器后，以33.7MHz的速率多路合并在一起，使得在FPGA103的输出端上数据字按次序(在一个6M流的情况下)…Ch1TS1，Ch1TS2，Ch1TS3，Ch1TS4，Ch2TS1，Ch2TS2，Ch2TS3，Ch2TS4，…出现。
这样，48个2.10625Mbps传送流(例如相应于12个6M流)依次时分多路复用地加到内部数据总线上，内部数据总线与传送填充标志和奇偶校验比特的一起构成一个34比特的总线31。
在每个帧周期期间，每个DVB单元30输出48个并行数据字加到总线31上，由CDU32多路合并后加到TDM总线24上。每个DVB单元30输出各自数据的时间由来自CDU32的低电平有效的“选择”线控制。这些“选择”线在系统时钟的上升沿处改变状态，每个DVBCIU30在它的“选择”线在相应上升沿处变为低电平后立即输出数据。
在向用户传送ATM视频时，转换FPGA101包括为每个信道配置的使MPEG2传送分组适合遵从AALS标准的ATM的53个字节信元的电路。多路复用FPGA103将这些ATM信元直接传送给CDU32，以在数据总线24上传输。
虽然所有的DVB CIU30都以33.8MHz的系统时钟进行工作，但加到各对的两个子机柜的时钟相位差180°。因此，CDU32在33.7MHz的前半周期期间从一对中的一个子机柜读数据，在后半周期期间从另一个子机柜读数据。这样，在CDU32就得到了67.4MHz的字速率，而每个DVB CIU30都工作在33.7MHz。
对于输入信道还进行差错率监视、信号丢失检测和MPEG检测。
环回电路105用来将任何选定的荷载回送到一个诊断口进行故障检测和测试。可以在线路接口、转换FPGA101的输出端或多路复用FPGA103的输出端处环回荷载。
基准时钟可以由一个外部时钟源通过PCR模块38控制。万一有故障时提供内部时钟操作。
安装后，PCR模块38将PCR存在信号接到地。这通知流处理器32插入到达时标。PCR模块为这些时标提供90KHz(27MHz/300)的时钟基准95。从PCR送至PCR模块的终端计数(TC)信号使流处理器32可以同步它的时间计数器。
PCR模块38校正在流处理器32输出端处的MPEG2分组内的PCR信息。如果不安装PCR模块38，数据线就直接接在处理器32和多路复用器36之间。PCR模块在这个数据通路内引入了“N”个时钟的延迟。为了保证总线多路复用器正常工作，流号码地址和WE信号都延迟“N”个时钟周期。
从流处理器32可以得到与分组开始一致的时标指示。PCR模块不断插入一个“0×47”代替数据输出端上的时候，送至总线多路复用器36。
PCR模块38将从流恢复的时标扣去当前时间，得出时间差。然后，它等待嵌在MPEG2流内的实际PCR信息。它用先前测得的时间差来调整这信息。这样就能消除流处理器32引起的抖动。这个操作对于流处理器32的12个输出流都一一执行。
PCR模块38可以接入CPU39的数据总线，因此可由CPU39加以配置和控制。
CPU39用的是Motorola 68360微处理器，对CPU30的操作进行管理。微处理器39收集和处理SI数据、告警、出错和状态信息，并将这些信息送至IGU36。CPU39还负责对总线多路复用器36的FPGA101和103、PCR模块38和流处理器32的各FPGA进行配置。
许多改型对于熟悉本技术领域的人员来说都是显而易见的，因此都应列入如在这里结合附图所说明的本发明的专利保护范围。
权利要求
1.一种用于本地交配机的分配开关，包括一个响应从用户接收到的信道请求转接发送给用户的视频信道的接入单元；以及一个受所述接入单元控制、按照所存储的条件接入数据控制信道转接的控制单元。
2.一种如在权利要求1中所提出的分配开关，其中所述控制单元接收信道请求，按照接入数据将请求转给接入单元。
3.一种如在权利要求2中所提出的分配开关，其中所述控制单元接收来自一个远程管理系统的条件接入数据。
4.一种如在权利要求2或3中所提出的分配开关，所述分配开关还包括一个接收视频信道的视频信号、从视频信号中提取条件接入数据送至控制单元的信道接口单元。
5.一种如在权利要求2、3或4中所提出的分配开关，其中所述条件接入数据包括视频信道的内容描述数据和用户的权利数据。
6.一种如在权利要求5中所提出的分配开关，其中所述控制单元将对于所述请求的所述内容描述数据与所述权利数据相比较，在所述用户的所述权利数据表明所述用户允许接入所请求的视频信道的内容时允许将所述视频信道中的所请求的视频信道发送给用户，而所述内容的特征由所述内容描述数据表示。
7.一种如在权利要求6中所提出的分配开关，其中所述特征包括节目类别，而所述权利数据包括类别数据。
8.一种如在权利要求7中所提出的分配开关，其中所述特征包括地理信息，而所述权利数据包括地理数据。
9.一种如在权利要求8中所提出的分配开关，其中所述权利数据包括截止日期数据。
10.一种如在权利要求9中所提出的分配开关，其中所述特征包括节目分类数据。
11.一种如在权利要求10中所提出的分配开关，其中所述开关将所述节目分类数据发送给所述用户。
12.一种如在权利要求11中所提出的分配开关，其中所述开关与所述用户室内的用户设备通信，所述用户设备利用所述节目分类数据对接入所述视频信道进行控制。
13.一种如在权利要求10、11或12中所提出的分配开关，其中所述节目分类数据包括母本级别和/或拷贝保护数据。
14.一种如在权利要求9中所提出的分配开关，其中所述用户在所述节目类别与用户的所述节目类别数据相应，用户的地理数据与所述地理信息一致，而且当前时间还没有到所述截止数据表示的时间时允许接入所请求的视频信道的内容。
15.一种如在权利要求4中所提出的分配开关，其中所述视频信号是DVB信号，而所述信道接口单元包括从DVB信号中提取所述视频信道的装置和将这些视频信道多路传输到一个数据通路送至接入单元。
16.一种如在权利要求15中所提出的分配开关，其中所述视频信道包括MPEG信道，多路合并成时分多路复用信号，在数据通路上传输。
17.一种如在权利要求15中所提出的分配开关，其中所述视频信道包括MPEG信道，多路合并成ATM信元，在数据通路上传输。
18.一种如在任何一个以上权利要求中所提出的分配开关，其中所述接入单元包括一些DSL收发机，用来发送所述视频信道和接收所述信道请求。
19.一种用于本地交换机的分配系统，包括一个用户接入系统；以及一个DVB接口单元，所述DVB接口单元具有接收DVB信号的装置、从DVB信号中提取多个视频信道的装置和将所述视频信道多路合并成一个数据通路送至所述用户接入系统的装置。
20.一种如在权利要求19中所提出的分配系统，其中所述视频信道是MPEG信道。
21.一种如在权利要求20中所提出的分配系统，其中所述信道多路合并成时分多路复用(TDM)信号在数据通路上传输。
22.一种如在权利要求20中所提出的分配系统，其中所述信道多路合并成ATM信元在数据通路上传输。
23.一种如在权利要求21或22中所提出的分配系统，其中所述提取装置包括一个接收DVB馈送、从中提取多个MPEG信道的MPEG传送流处理器，所述多路合并装置包括一个将所述MPEG信道多路合并成数据字送至所述数据通路的多路复用器，而所述用户接入系统包括一个从所述数据通路选择所述视频信道的控制单元。
24.一种如在权利要求23中所提出的分配系统，其中所述接入系统时从用户接收到的信道请求作出响应，转接和向用户发送视频信道，而所述控制单元对信道的转接进行控制。
25.一种如在权利要求24中所提出的分配系统，其中所述DVB接口单元包括消除所述视频信道中的抖动的装置。
26.一种如在权利要求19中所提出的分配系统，其中所述DVB接口单元包括接入来自DVB信号的条件接入数据。
27.一种如在权利要求26中所提出的分配系统，其中所述条件接入数据包括视频信道的内容描述数据和用户的权利数据。
28.一种如在权利要求27中所提出的分配系统，其中所述接入系统包括一个控制单元，用来存储条件接入数据，按照所存储的条件接入数据对转接用户所请求的信道进行控制。
全文摘要
本发明所提出的用于本地交换机的分配开关包括一个响应从用户接收到的信道请求转接发送给用户的视频信道的接入单元和一个按照所存储的条件接入数据对接入单元的信道转接进行控制的控制单元。条件接入数据包括视频信道的内容描述数据和用户的权利数据,这些数据由控制单元根据信道请求加以比较。这种开关可以包括一个DVB接口单元,用来接收DVB信号,从DVB信号中提取视频信道,将这些视频信道多路合并成一个数据通路送至接入单元。DVB接口单元能从DVB信号中提取DVB信号。
文档编号H04N7/173GK1273745SQ98809884
公开日2000年11月15日 申请日期1998年9月2日 优先权日1997年9月2日
发明者帕维·K·西姆, 约翰·道梅尼克·德尔·佩帕, 埃里克·斯塔夫, 利·F·菲德斯, 彼得·A·伯尔, 亚历山大·冈特马克, 多米尼克·J·迪亚斯 申请人:Nec澳大利亚有限公司