专利名称：伪随机噪声发生器的掩码生成多项式的制作方法
技术领域：
本发明有关码分多址(CDMA)个人通信系统，具体地，有关一个CDMA通信系统中用于掩码生成特征多项式的伪随机噪声发生器。
码分多址(CDMA)广泛用于诸如PCS之类的无线通信技术中的数字信号的带宽扩展。CDMA利用数字代码而不是使用频率或时隙来传输并区分多个无线通信信道。标准无线接收机通过在频域滤波来区分电台和信道。反之，CDMA接收机通过数字域中被加入或消除的伪随机调制来区分通信信道。从而，频率复用显示出CDMA的频谱利用率高的特点。由于会话是靠数字代码区分的，所以许多用户可以同时共享同一带宽。与以同样的简单的点对点通信所需的带宽相比，其带宽要宽得多。这是因为类似噪声的载波将包含在感兴趣的信号中的信息扩展了。
在CDMA中，许多电台每一个都具有自己唯一的代码，它们同时发送信号，这些信号与其它所有信号相区别。一个互相关器将对应于所期望传输的代码作为基准，来完成该区分。CDMA代码尤其要选择具有好的交叉相关特性的，以降低其它信号同时传输所造成的干扰。
在CDMA之前，多年来扩展频谱通信已被用于对军事通信加密。由于对其信号进行扩频，CDMA信号很难被干扰或截取，这样，其主要强处用以抵抗敌方干扰和提供安全的通信。在二十世纪四十年代，提出了其在民用移动通信中的应用，但直到四十年后，才出现了其在民用通信市场中的实际应用。在1991年，证实了第一个现场试验，在不到七年的时间内，该项技术被测试，标准化，并被采用。暂行标准95(IS-95)在1992年由TIA(电信工业协会)采用，1993年被批准之后，已成为一个数字蜂窝标准。IS-95系统将无线频谱划分为1.250MHZ宽的载波。
扩展频谱通信能增加有限频率系统中的带宽，并具有包括扩充通信容量和更高通信安全性在内的优点。在CDMA中，一个窄带消息信号被一个扩频信号相乘，该扩频信号是一个速率远远大于该消息数据率的伪随机噪声代码序列。伪随机代码序列区分各个通话。
CDMA通过将每个原始信号位碎分为一些被称为细比特(“chips”)的子位，来人为地提高数据的比特率。若增长因数为10，则原始信号的每个比特被划分为10个单独的比特，或“chips”，以此，将数据率提高到10倍。带宽也增加到10倍。
伪随机噪声码是一个商数据率的位(“chips”)序列，范围是-1到1(极性)或0到1(非极性)。在“直接序列”扩展频谱设备中，-1(或0)数据位的伪随机噪声代码是1数据位的伪随机噪声代码的逆，而“间接序列”扩展序列设备的这些数据位的伪随机噪声代码不同于逆代码。长度N＝4的直接序列代码可能将极性+1扩展为{+1，-1，+1，-1}，将极性-1扩展为一个逆{-1，+1，-1，+1}，而一个长度N＝4的间接序列代码可能将一个极性+1扩展为{+1，-1，+1，-1}，将一个极性-1比特扩展为{+1，+1，+1，-1}。
于是，细比特“Chips”指的是被加到原始信号中每个单独的位上的PN代码中小数据位的数量。这是通过将原始调制信号与这个高数据率PN代码结果相乘(对于极性)，或利用一个二进制算术中的异或操作(对于非极性)来执行的。一个更宽带宽的信号是正比于“chips”数生成的。然后，接收机通过用一个复制代码序列(对极性)相乘，来消除PN代码，获得原始信号。
伪随机代码是一个复模式，能确保接收机不会偶然同其它信号同步。长度为N的二进制伪随机噪声代码能产生2N个可能的代码。不过，为使呼叫者间的干扰最小化，这些代码必须互相正交(如果信号的比特序列正好有一半不同，则它们完全正交)。长度为N时，只有N个正交扩展序列。
一个CDMA蜂窝电话呼叫以一个标准速率9600比特/秒开始。然后，它被扩展到传输速率大概为1.23Mb/s。扩频把与一个特定小区用户相关联的数字伪随机噪声代码加到数据位上。该数据位与该小区中所有用户的信号一起发送。当接收到该信号时，将代码从所期望信号中消去，从而区分用户并将呼叫返回到9600b/s的速率。
扩频信号多址系统将整个信号在一个带宽上发送，该带宽远远大于标准窄带传输所要求的带宽，以便提高信噪比(S/N)性能。增加传输信号带宽的结果是，所接收信息对于具有窄带噪声的信道来说，更有可能是正确信息。由于每个信号都是许多更小信号在一个基本频率及其谐波上的编译，所以，提高频率将使原始信号的重构更准确。
甚宽带系统的性能增加被称为“过程增益”，G。这一术语描述了在带宽花费上所获得的接收信号的保真性，被定义为W/R，其中W是扩频带宽，R是数据率。利用Shannon的信道容量公式，由一个噪声信道所引入的误差可被降低到任何所期望的水平，而不会损失信息传输率C＝W Log2(1+S/N)这里，C是以比特/秒表示的信道容量，W是带宽，S/N是由噪声功率相除的能量/比特。从该公式可以很清楚地看到，带宽的增加使得可以降低S/N比率，而不会降低比特差错率。在IS-95A CDMA中，在9600 bps数据率的情况下，W/R＝10 Log(1.2288MHz/9600Hz)＝21dB。
授于Rueth等人美国No.5,228,054揭示了一种伪随机噪声发生器的先有技术，其中将一个PN序列的长度扩展了2N。Rueth等人专利代表了一个纯硬件方案，提供了一个带线性序列移位寄存器的序列扩展电路，通过将附加的“chips”插入序列中的预定位置，来扩展一个PN序列的长度。LSSR生成一个长度为2N-1的PN序列，扩展电路至少插入一个额外的“chip”，将序列长度扩展为2N。
本发明涉及用于一个短代码序列的一个PN发生器的几种实现，用于CDMA通信系统中，特别是一个调制解调器中进行掩码。通过存储，软件和时间这三个参数，对序列生成进行组合，提出了不同的性能矩阵。通过改变这三个参数，有可能最优化系统性能，同时降低费用。由于软件具有用一个掩码生成程序计算掩码的能力，所以不是存储2N个掩码以移动到一个新的相移，而是只有N个掩码被存储在ROM中。掩码只是存储在ROM中，能得到2的倍率的相移。
本发明包含一个PN发生器和一个掩码生成器。一个PN发生器生成伪随机噪声码，一个掩码生成器生成掩码以移动PN序列的相位。根据一个PN发生器的特征多项式，为一个掩码生成器确定一个特征多项式。这两个多项式的特性是互补的。PN发生器是“Galois结构”或“Fibonacci结构”的，于是，相应的掩码生成器分别是“Fibonacci结构”或“Galois结构”的。对于PN发生器的下列形式的特征多项式f(x)=1-Σi=1Ncixi]]>相应的掩码生成器的特征多项式为h(x)=1-Σi=1NcN-ixN-i]]>掩码生成器的初始状态由来自PN发生器的输出位确定。
本发明的掩码生成器允许调制解调器为任意相位偏移(例如，从0到215-1＝32767)计算一个所要求的掩码。由于减少了需存入ROM中的掩码的数量，所以使得PN序列间相位的快速切换成为可能。根据一个特定的实现，掩码至少是部分地用一个软件算法计算的。
图1示出了先有技术中掩码电路的第一个实例；图2(a)和2(b)举例说明了伪随机噪声和掩码生成器的两个实例；图3举例说明了一个伪随机噪声发生器的第二个实施例；图4显示了一个伪随机噪声发生器的第三个实施例；图5举例说明了一个伪随机噪声发生器的第四个实施例；图6显示了一个伪随机噪声发生器的第五个实施例；本发明将一个掩码生成器的特征多项式确定为一个PN发生器的特征多项式的互补形式。特征多项式具有一个“Galois结构”或一个“Fibonacci结构”的互补形式。对于PN序列发生器的下列形式的特征多项式f(x)=1-Σi=1Ncixi]]>相应的一个掩蔽生成器的特征多项式为h(x)=1-Σi=1NcN-ixN-i]]>I序列生成器的一个线性递归公式为i(n)＝i(n-15)+i(n-10)+i(n-8)+i(n-7)+i(n-6)+i(n-2)。于是，一个I伪随机噪声多项式序列的特征多项式为f(x)＝X15+X13+X9+X8+X7+X5+1，相应的掩码生成器的多项式形式为h(x)＝X16+X10+X8+X7+X6+X2+1。
CDMA中的每个通信信道都具有一个特殊的代码。这样，由于每个通信信道都使用一个不同的代码，所以许多用户可以同时通信。为了抑制其它代码，需要积分以测试所希望代码的出现。对一个伪随机噪声代码积分的结果通常为零，这是因为真正的随机码为正或负二进制数的可能性相等。这些随机位的相关平均为零。不过，如果发射机和接收机代码相同，则情况不是这样。当发射机和接收机使用同样的代码时，积分结果是非零值。于是，除了期望通信信道(其代码由用户享用)之外，其它的所有通信信道都被抑制。
一个CDMA基带调制解调器要求长度为215，被称为“短代码”的，1.2288MHZ的PN序列。一个移位的短代码序列具有正交特性。当对有相同PN代码的非移位序列进行异或时，所生成的0和1的数量不等(例如，一个序列“1111”或“0000”)；当对有不同PN代码的序列进行异或操作时，生成的0和1的数量相同。将一个相对于另一个序列移位的序列相乘对时间积分结果为零(称为“扩展”)。将一个相对于另一个序列没有移位的序列相乘对时间积分得出一个斜坡函数(“解扩”)。
理想地，一个序列是对其总长积分以确定结果是零或非零值。不过，在IS-95中，对整个PN序列积分是不实用的。相反，CDMA调制解调器对PN序列的一部分积分，移动PN相位，并执行一个新的积分以确定一个移位序列是否出现。
一个伪随机噪声序列是由一个线性反馈移位寄存器(LFSR)，或一个线性序列移位寄存器(LSSR)生成的。这个序列有一个特征序列率且该数据有一个特征数据调制率。该数据与伪随机序列异或，因此，只在公因子处，出现同步。一个1.2288MHZ的PN序列率和9600bps的数据调制率生成128PN“chips”/信息位，4800bps的数据率对应于250PN“chips”/信息位。在PN序列的每128或256重复周期，出现该数据和PN序列间的重合。PN序列的长度最好为2的倍率(即2N)，这样PN序列和数据率的重复周期出现得更频繁。
线性反馈移位寄存器的操作有几种表示。一种表示方法是以α的幕表示。若将每个LFSR状态视为一个向量，则对于任何本原多项式，单值向量的总数等于1减2的N次方，N为多项式的阶。每个向量都是由二进制域GF(2)构造的，形成更大的域GF(2N)的元素，其中N是多项式的阶。这样，多项式f(x)＝1+X5+X7+X8+X9+X13+X15有216-1个属于域GF(215)的元素(矢量)，矢量可被表示为m个分量的一个按顺序排列的序列，这m个分量被称为m元组。矢量空间GF(215)中的每个m元组都可由单位向量α0，α1，α2，…，α14的线性组合构成。每一个矢量都可由用α相乘，而后指数相加决定，利用前面的多项式关系α15＝1+α5+α7+α8+α9+α13，α的任何大于15的阶次都可用α的小于15的阶次的形式表示(注意，加法是模2的)。例如α17＝α15α2＝(1+α5+α7+α8+α9+α13)(α2)＝1+α2+α5+α8+α10+α11+α13。
用α相乘的操作与一个矢量(m元组)的线性转换是相同的。这样，一个LFSR的操作的另一种表示是利用线性转换。特定的线性转换的形式为矩阵相乘并对移位寄存器的操作及反馈操作建立模型。对于Galios LFSR，该操作是与一个列向量左乘，若V是一个15元组列向量，则矩阵乘可被写作。 这里，Cn代表前面的生成多项式的系数0或1。结果列向量V’等同于将Galois LFSR迭代一个时钟周期。这样，用一个LFSR生成的长度为215-1的PN序列将包含215-1个相异的15元组。进一步，在与一个初始m元组进行215-1次矩阵相乘之后，可得到原始m元组。这一操作扩展到任意阶的任意多项式。
图1的电路被称为一个“掩码”电路，执行两个矢量的内积(或点积)，这两个矢量属于V15组或GF(215)域上的矢量空间。如果U和V是矢量空间Vn中的矢量，则标积是u·v=Σi=0N-1ui·vi=u0·v0+u1·v1+···+uN-1·VN-1]]>这里，以模2乘执行ui-Vi并以模2加执行ui+Vi。用一个“与”门执行模2乘，用一个“异或”门执行模2加。这样，矢量空间中两个矢量的内积形成一个标量。在这种情况下，标量是GF(2)上的一个元素。内积具有以下数学性质(i)u·v＝v·u 交换性(ii)u·(v+w)＝u·v+u·w 分配性(iii)(au)·v＝(u·v) 结合性一个内积的操作与一个行向量乘一个列向量得出一个标量的内积完全一样。所得到的标量是GF(2)上的一个元素，它直接映射输出PN序列中的一位。映射是一对一的，且每个可能的矢量都与序列中唯一的偏移量相关。掩码生成多项式的目的是有效地为任何给定偏移量预测所需矢量。
一个零偏移量的所需掩蔽矢量有一个无效情况，其中有N-1个“0”和单独的一个“1”，对应于LFSR的输出头。例如，若LFSR的输出来自移位寄存器的第15位，则零偏移的掩码除第15位是1外，其余均为零。
以上表示中假设LFSR输出是取自第15个输出位的。系数Cn对应于矢量空间Vn中的任何特定n元组。
结合LFSR，一个掩码电路的操作以下列形式给出，其中u为行向量，V为列向量。
u(Mn·V)＝XnLFSR的每次迭代都等于用M乘。输出Xn是将所得到向量与“掩蔽”向量u进行内积而得到的。如果掩蔽向量u是固定的，则LFSR的迭代(或由M连乘)将生成一个Xn的位序列，它是只由V生成的位序列的偏移。
通过使用结合律，可以看到为任何任意的位移确定正确的“掩蔽向量”的过程。这样，可以利用下列关系式确定单位输出Xn(u·Mn)V＝Xn以上表达式假设u是对应于零位移的向量。任何αm偏移的向量都等于置N＝m并与一个行向量进行N次矩阵右乘。在保持向量V恒定的同时，使用连续的行矩阵相乘，可以生成前面的Xn的恒等序列。这是生成任意的“掩蔽”向量的基本过程。根据对行矩阵相乘的观察，该操作等同于“Fibonacci”LFSR。Fibonacci LFSR的系数与生成多项式直接相关但被转置了。
(c14an-1+c13an-2+…+c0an-15，an-1，an-2，…，an-15)为有效地计算任何“掩蔽向量”，须有效地计算Fibonacci LFSR的迭代。尽管可以从零位移向量开始，对Fibonacci LFSR进行N次迭代以生成掩码，不过还存在更有效的算法。同样方式，u向量是MVGalois LFSR的掩蔽，V向量是uM Fibonacci LFSR的掩蔽。这样，Fibonacci LFSR输出同样可被偏移。通过存储一小组Galois向量以对Fibonacci LFSR移位，可以确定一个更有效的掩蔽生成算法。更进一步，如果将Galois向量选为对应于2的倍率的位移，则一个偏移的二进制表示的位将直接对应于这一小组存储的向量，这些Galois向量可被用于对Fibonacci LFSR移位以生成任意所需的掩蔽向量。
图1举例说明了掩蔽电路100的第一种先有技术实例。一列15个与门101a-o，每一个都有一个输入端用于接收来自总线102的数据位，及另一个输入端用来接收来自总线103上的一个掩蔽位。每个与门101a-o的输出端都被连接到15个异或门104a-o中的一个上。第一个异或门104a的一个输入端接与门101a，另一个输入端接地。最后一个异或门104o的输出端提供一个移位输出序列。对一个所期望的相移，希望得到一个15位字。
当这些参数都已被输入硬件中时，512×15位字的表产生多达64chips的错位。通过“回转”可以获得补偿，“回转”被定义为将PN发生器定时为不同于1.2288MHZ的速率。“向前回转”指的是定时到比1.2288MHZ快的速率，而“向后回转”是定时到比1.2288MHZ慢的速率。若为单向回转，则改变相移所需的时钟周期的数量为(1+64)。由于在装入掩码时没有使用智能处理，所以该方案的软件复杂度为零。总的ROM容量是15360位。
表1示出了这第一实例的掩蔽特性。H/W回转周期和计算迭代这两列被分开了，这是因为这些算法是并行的。H/W回转周期不必与chips对应，因为如果一个更快的时钟被多路复用，则H/W时钟周期是以一个更快的chip速率执行的。
表1
在表1中，“H/W”复杂度指的是掩蔽电路及生成“原始输出”和“移位输出”数据流中额外的零的附加逻辑。图1的实例保持一个特定的PN偏移，且掩蔽生成一个相对位移的序列。这个结构的一个优点是，它允许一个移位和非移位序列间的快速转换，该特性可用于IS-95-B中的频率内硬跨区转接，允许移动电台迅速从硬跨区转接返回。
Rake指针性能也受改变一个相移所需的时钟周期的数量的影响。要求有一个IS-95系统中的Rake指针以解调到一个新的基站，且如果要这样做，该指针需快速改变其PN相移。于是，当一个Rake指针转换被延时时，系统性能也受影响，且该延时取决于改变PN相移的速度。更进一步，一个长的延时将使来自新指定的PN位移的信息丢失。
图2(a)和2(b)举例说明了PN和掩码生成器的两个实施例。在图2(a)中，PN生成器A201有一个Galois结构且相应的掩码生成器A202有一个Fibonacci结构。掩蔽生成器A202的初始状态是由PN发生器A201的输出位决定的。当PN发生器A201的输出位是最低有效位(LSB)时，掩码生成器的初始状态为0X0001。0X0001状态向量生成掩码电路100中的零位移序列。
掩码生成器B可被用于为PN发生器B生成掩码。初始状态0X4000对应于一个零位移序列。0X4000掩蔽可以独立于PN发生器B的状态使用，总是得出的一个零偏移序列。掩码生成器B的一次迭代得出一个单个的位偏移序列。表2中示出了掩码B生成器状态的采样数据与PN序列位移的对比。可以为PN发生器A和掩码生成器A构造类似的表。
表2
图2(b)相应地示出了一个具有Fibonacci结构的PN发生器B251和一个具有Galois结构的掩码生成器B252。图2(a)和2(b)中的PN发生器和掩码生成器一般都是线性反馈移位寄存器和线性序列移位寄存器。
掩码生成器和相应的PN生成器的使用极大减小了计算掩码的问题及计算LFSR状态的问题。由LFSR的状态计算Chip精确掩码。只有在需要一个新的偏移时，才计算新的掩码，且计算所得掩码可被保存起来供以后使用。
图3示出了一个PN发生器的第二个实例，该实例虽然以更高的硬件复杂度为代价，但却能在尽可能短的时间内计算一个掩码。需要更少的ROM存储量并能得到更高精确度的掩码。该硬件对一个Q序列PN发生器硬件300加倍，由ROM 301，控制块302，掩码寄存器303，十五(15)个掩码电路304a-o，PN发生器A305和PN发生器掩码电路306构成。掩码电路304a-o的每一个都等于图1的掩码电路100。PN发生器要求15位计数器。因为要求ROM301存储225个字，所以它有3375位。利用存储在控制块302中的指令从ROM301的255个字中读数，用来生成新的掩码。15个所存储集合中的一个是一系列掩码，得出位移{214，214+1，214+2，214+3，214+4，214+5，214+6，214+7，214+8，214+9，214+10，214+11，214+12，214+13，214+14}。这些所存储元素也可表示为所存储字的数量及所得到的位移=Σi=014{Σj=014(21=j)}.]]>每次迭代时，从ROM301读15个字，输入到掩码电路304a-o中。来自每个掩码电路304a-o的单位输出被重新装入掩码寄存器303。在下一迭代期间，15个掩码电路304a-o全都生成一个相对于前一次迭代的位移。这样，在15次迭代中，一个chip精确掩码只需要15个集合。控制块302预先使用一个所需偏移的二进制表示以简化软件接口。一个状态机执行矩阵相乘的15次迭代并允许所计算掩码输出以用于PN发生器掩码电路306中。该实例使用线性反馈移位寄存器的存储状态计算掩码。在表3中示出了该实例的掩蔽性能。只需15个时钟周期。
表3
图4示出了一个PN发生器A的第三个实例，简化了掩码计算硬件。该实例牺牲了速度但减少了硬件，并需要255时钟周期，使其成为最慢的一种选择，但却将硬件减少了十四倍。硬件400由ROM401，控制402，掩码生成器A 403，掩码电路404，PN发生器405，和PN发生器掩码电路406构成。掩码生成器A 403代替了图3中的掩码寄存器303。在该实例中，控制块402内的软件指令比图3中的复杂。由于ROM 401只需存储15个字，所以它有255位。用掩码电路404对掩码生成器A403掩蔽以生成一个移位序列。在15个周期之后，掩码电路404的输出是另一个掩蔽状态，随后，从ROM401读出一个不同的字。在255次迭代之后，计算出一个新的chip精确掩码，序列的整个范围215由15个位移提供，每个位移都有一个2的倍率的不同偏移。所存储的元素表示为存储字数和所得出的位移=Σi=0N{2i}.]]>在表4中示出了该实例的掩蔽性能。
表4
图5示出了本发明的第四个实例，其中将掩蔽计算移入了一个单个的处理器。硬件500包括PN发生器B501，作为掩码生成器B的数字信号处理器(DSP)502，PN生成掩蔽电路503及任选的PN生成掩蔽电路504。(DSP502最好是一个带有LFSR及加“1”计数指令的数字信号处理器)。该实例提供了更大的灵活性，以便在时间，存储量及软件间进行改动。比较有利的是，该实例还允许回转，并能将回转与计算上的迭代结合起来，而不影响系统性能。更进一步，可加入更有效的算法，而不必改变硬件。
可以在DSP 502上用掩码生成器B执行一个chip精确掩码计算。掩码被装入一个寄存器内以便在掩码电路中使用。掩码电路的输出是一个相对于PN发生器B的移位PN序列。掩码生成器的15位状态决定到掩码电路的掩蔽输入。通过使用所需偏移的二进制展开，可用掩码生成器计算任何掩码。即，对于一个15位字中的，长度为2N-1，N＝15的序列。由于掩码生成器是一个LFSR，它也可被移位。如果15个位移是可能的(即，214，213，…，21，20)，则可在15次迭代内到达掩码生成器的2N个可能状态中的任一个。然后，这个所得到的掩码生成器状态可被用于掩码电路中以将PN序列移动任意2N偏移。这样，利用15×15位字外加15次迭代，不会得出错误结果。只需移位输出序列的15位来确定掩码生成器的状态，所以在ROM中只存储15个字或更少的字。每个字代表一个生成一个2的倍率的相移的掩码。用一个单个掩码来存储移位输出的15个位，并由这15个位来计算一个掩码生成器状态。从ROM中读出另一个字以生成与前一个确定状态有关的移位输出。该掩蔽技术适用于大的位移以计算掩码生成器B的有效状态。如果DSP 502运行掩码生成器B以计算小的位移，则相应的掩码不需要被存储在ROM中。PN生成器B的PN序列不会因掩码错误而无效，所以不需要回转PN生成器B的硬件。这样，该实例允许速度和存储量间的折衷，在表5中示出了一些例子。
表5
表5中的前两行代表一种受限情况，存储所有可能的相移且对小的位移不使用掩码生成器迭代。此处，只有很少量的位移要求它们自己的掩码被存储在ROM中。在从掩码生成器B生成一个15位的输出流之后，需要一个额外的周期以重构掩码生成器B的状态。15个掩码所需的计算迭代的总数为(15+1)(15掩码)，或240迭代。
第三和第四行代表存储规模和掩码生成器迭代间的折衷。此处，在ROM中只存储10个掩码，得出多达16chip的错误。这些错误是通过使掩码生成器B迭代多达16次来补偿的。于是，计算迭代的总数为[(15+1迭代)(10掩码)+16]，或176次迭代。于是，掩码生成器B的状态是一个chip精确掩码。
第五和第六行代表存储规模和软件回转的另一种折衷。此处，存储9个掩码，得出多达32chips的错误。通过使掩码生成器B迭代多达32次来补偿这些错误。于是，计算迭代的总数为[(15+1迭代)(9掩码)+32回转]，176次迭代。这也将得到一个chip精确掩码。
图6示出了本发明的第五个实例，引入了PN生成器的一个新的设计，以消除隐含的15位计数器，这15位计数器用于处理已掩蔽序列零插入。该实例只使用一个掩蔽电路计算目的PN生成器的状态。整个PN生成器被置为PN偏移并去掉了掩蔽电路。硬件只执行目的PN生成器中的零插入，不再需要15位计数器以执行已掩蔽输出序列中的零插入。
图6中的实例包括数字信号处理器(DSP)601，PN生成掩蔽电路602，参考PN生成器B603，控制块604，目标PN生成器605，指数计数器606，沃尔什生成器607，系统计数器608，和偏移609。DSP601计算chip精确掩蔽，且只有一个掩蔽电路602和一个PN生成器605。(DSP601最好是一个数字信号处理器)。所有的掩蔽都是作为相对于参考PN生成器603的位移来计算的，PN生成器603被用作一个反向链。控制块604将掩蔽电路602的输出移位到目标PN生成器605。在执行移位时，反馈被禁止。一旦执行了移位，反馈被接通，且目标PN生成器605的LFSR工作。
指数计数器606执行两项功能(a)在一个掩蔽将PN状态移位使其经过零插入点时，进行调节，和(b)用于沃尔什序列生成。一个溢出信号向控制块604表明一个零插入点。当装入一个新的相移时，该相移的相应整数值被加到系统计时器608的值中。沃尔什生成器607通过装入沃尔什矩阵中的一行的表达式，执行指数计数器606的一个掩蔽，以生成一个沃尔什序列。软件装入沃尔什矩阵中的一行的二进制表达式。
整个掩码计算再次在DSP601上执行，DSP601起到掩码生成器B的作用。如在第四个实例中一样，可以得到速度和存储空间间的不同折衷。在每个PN生成器中消除了15个位计数器，其结果是速度降低了。chip粗确掩码被装入掩蔽电路602中。在一个可用状态被移出掩蔽电路602之前，必须经过15个硬件周期。移位周期的数量被加到计算迭代的数量中，以得到计算一个新的掩码的总速度。在硬件中执行的移位周期被浪费了，且PN生成器的每次重新装入都引起15个丢失周期，因为这些周期内的PN生成器输出是无效的。
掩蔽性能，包括速度与存储空间间的几种折衷例子，见表6。
表6
第一和第二行代表存储11个可能的相移的情况。存储14个位移的误差是8个chips。计算迭代的总次数为[(15+1迭代)(11掩码)+8迭代]，或184次迭代。装入一个新状态所需的总时间为[(15+1迭代)(11掩码)+8迭代+15位移]，或199周期。
第三和第四行代表在ROM中存储10个掩码的情况。存储14个位移中的10个所引起的误差是16chips。总的计算迭代是[(15+1迭代)(10掩码)+16迭代]，或176迭代。计算一个新的掩码的总时间为[(15+1迭代)(10掩码)+16迭代+15位移]，或191周期。
第五和第六行代表在ROM中存储8个掩码的情况。只存储14个位移中的8个所引起的误差是64chips。总的计算迭代为[(15+1迭代)(8掩码)+16迭代]，或192迭代。PN生成器总的移位时间是[(15+1迭代)(8掩码)+64迭代+15位移]，或207周期。
第六个实例允许在计算掩码时更灵活。一旦确定了一个更有效的计算掩码的方法，例如，重构一个反馈多项式，则通过改变DSP601中的程序代码，可以增强系统性能。
前面给出了推荐实例，以使对本技术具有一般技能的人能实现并使用本发明。显而易见，可对这些实例做不同的改变。于是，本发明不局限于此处所描述的指定实例，但应符合此处所述的原理和特点的最大范围。
权利要求
1.一种用于在码分多址通信中生成掩蔽多项式的系统，包括一个伪随机噪声发生器，用于生成第一个多项式，所述第一多项式表示一个通信信道的一个伪随机噪声代码序列；一个掩码生成器，用于生成第二个多项式，所述第二多项式是由所述第一多项式导出的，所述第二多项式使得能够计算代表所述序列中任意期望相移的掩码。
2.用于生成权利要求1中的掩码多项式的系统，其中所述掩码生成器有多个掩蔽电路。
3.用于生成权利要求1中的掩码多项式的系统，还包括一个沃尔什生成器和一个指数计数器。
4.用于生成权利要求1中的掩码多项式的系统，其中所述第一和第二多项式有互补Galois和Fibonacci结构。
5.用于生成权利要求1中的掩码多项式的系统，还包括至少对所述序列的一部分积分的装置，以确定所述伪随机代码序列是否出现，这里，当所述的伪随机代码序列未出现时，积分结果为零，当所述伪随机代码序列出现时，结果非零。
6.用于生成权利要求1的掩码多项式的系统，其中所述伪随机噪声发生器是一个线性反馈移位寄存器或一个线性序列移位寄存器。
7.用于生成权利要求1的掩码多项式的系统，其中通过改变时钟速率，回转所述伪随机噪声发生器。
8.用于生成权利要求1的掩码多项式的系统，其中一个ROM，用于存储字，以生成所述序列中所述相移的所述掩码，所述ROM存储N个字，以生成2N个所述相位偏移。
9.一种生成掩码多项式的方法，包括用伪随机噪声发生器生成一个伪随机噪声序列；在ROM中存储N个字；用一个掩码生成器，由所述N个字生成2N个掩码；用所述2N掩码对所述伪随机序列的一个相位偏移移位；对一个伪随机噪声序列的至少一部分积分。
10.生成权利要求9的掩码多项式的方法，还包括在N次迭代内，从0到2N-1计算所述相移。
11.生成权利要求9的掩码多项式的方法，还包括通过改变时钟速率，回转所述相移。
12.生成权利要求9的掩码多项式的方法，还包括通过所述掩码生成器的迭代，为小位移计算掩码。
13.在码分多址通信中，用于生成掩码多项式的装置，包括伪随机噪声发生器装置，用于生成代表一个伪随机噪声代码序列的第一多项式；掩码生成器装置，用于生成第二多项式，以便能计算代表任意相位偏移的掩码。
14.用于生成掩码多项式的装置，包括用于生成一个伪随机噪声序列的装置；用于存储N个字的装置；用于由所述N个字，生成2N个掩码的装置；相位偏移移位装置，用于将所述伪随机序列的相位偏移移位；积分装置，用于对所述伪随机序列的至少一部分积分。
全文摘要
本发明提出了一个带PN发生器的CDMA基带调制解调器,PN发生器中存储的掩码明显减少了。通过序列生成时存储量,软件和时间这三个参数的不同组合,提出了不同的性能矩阵。在提出该实现的实例的同时,给出了相应的硬件复杂度。掩码被用于移动到一个新的相移序列。由于在软件/软件控制中实施了掩码计算智能化,所以只需在ROM中存储不到N个掩码,而不必存储文档编号H04B1/707GK1307769SQ99800653
公开日2001年8月8日 申请日期1999年3月3日 优先权日1998年3月5日
发明者J·梅德洛克 申请人:皇家菲利浦电子有限公司