一种多级速率削峰方法和装置的制造方法
【技术领域】
[0001] 本发明涉及通信技术领域，尤其涉及一种多级速率削峰方法和装置。
【背景技术】
[0002] OFDM(OrthogonalFrequencyDivisionMultiplexing，正交频分复用）多载波系 统采用正交频分信道，能够在不需要复杂的均衡技术的情况下，支持高速无线数据传输，并 且具有很强的抗衰落和抗ISI(InterSymbolInterference，符号间干扰）的能力，但OFDM 系统最主要的缺点是具有较大的PAPR(PeaktoAveragePowerRatio,峰值平均功率比，简 称峰均比），峰均比直接影响整个系统的运行成本和效率，峰均比问题是多载波调制中一个 普遍存在的问题。
[0003] 为了克服峰均比过大的问题，现有技术中提出了许多峰值削除的算法，以循环限 幅滤波算法和子载波保留算法的使用的比较普遍。其中，循环限幅滤波算法属于限幅类技 术，其实现较为简单，即直接对过高的峰值进行限幅，是非线性处理，会产生带内噪声和带 外干扰，并需要通过滤波来消除带外限幅噪声，但是滤波后的信号又会导致峰值再生，并且 比限幅前的信号峰值要小的多。子载波保留算法不需要传送边带信息，不引入带内外干扰， 其复杂度比较低并且不牺牲频谱效率，但是会在所有可用载波上产生干扰。
[0004] 现有技术中，一般采用一级速率削峰方式，但是，一级速率削峰方式很难将信号峰 值全部削除，而且在内插之后的信号峰值会再起。
【发明内容】
[0005] 本发明实施例提供了一种多级速率削峰方法和装置，以采用多级速率削峰的方式 将信号峰值进行削除，并能够避免内插之后的信号峰值再起。
[0006] 本发明实施例提供一种多级速率削峰方法，所述方法包括以下步骤：
[0007] 多级速率削峰装置在多载波叠加之后，利用预设第一速率削峰门限和预设第一削 峰系数对多载波叠加后的信号进行第一级数字削峰；
[0008] 所述多级速率削峰装置在信号内插之后，利用预设第二速率削峰门限和预设第二 削峰系数对内插后的信号进行第二级数字削峰。
[0009] 所述方法进一步包括：所述多级速率削峰装置在利用预设第二速率削峰门限和 预设第二削峰系数对内插后的信号进行第二级数字削峰后，并且在对信号进行数字预失真 Dro处理之前，所述多级速率削峰装置利用预设第三速率削峰门限和预设第三削峰系数对 Dro处理前的信号进行第三级数字削峰。
[0010] 所述多级速率削峰装置使用的所述预设第一削峰系数、所述预设第二削峰系数、 所述预设第三削峰系数具体为：采用不同载波之间的频带空隙插入尖锐的频域脉冲。对多 载波叠加后的信号进行第一级数字削峰的第一削峰速率小于对内插后的信号进行第二级 数字削峰的第二削峰速率；对内插后的信号进行第二级数字削峰的第二削峰速率小于对 Dro处理前的信号进行第三级数字削峰的第三削峰速率。对多载波叠加后的信号进行第一 级数字削峰的第一峰值检测窗长小于对内插后的信号进行第二级数字削峰的第二峰值检 测窗长；对内插后的信号进行第二级数字削峰的第二峰值检测窗长小于对Dro处理前的信 号进行第三级数字削峰的第三峰值检测窗长。
[0011] 本发明实施例提供一种多级速率削峰装置，所述多级速率削峰装置包括：
[0012] 第一处理模块，用于在多载波叠加之后，利用预设第一速率削峰门限和预设第一 削峰系数对多载波叠加后的信号进行第一级数字削峰；
[0013] 第二处理模块，用于在信号内插之后，利用预设第二速率削峰门限和预设第二削 峰系数对内插后的信号进行第二级数字削峰。
[0014] 还包括：第三处理模块，用于在所述第二处理模块利用预设第二速率削峰门限和 预设第二削峰系数对内插后的信号进行第二级数字削峰之后，并且在对信号进行数字预失 真Dro处理之前，利用预设第三速率削峰门限和预设第三削峰系数对Dro处理前的信号进 行第三级数字削峰。
[0015] 所述预设第一削峰系数、所述预设第二削峰系数、所述预设第三削峰系数具体为： 采用不同载波之间的频带空隙插入尖锐的频域脉冲。对多载波叠加后的信号进行第一级数 字削峰的第一削峰速率小于对内插后的信号进行第二级数字削峰的第二削峰速率；对内插 后的信号进行第二级数字削峰的第二削峰速率小于对Dro处理前的信号进行第三级数字 削峰的第三削峰速率。
[0016] 对多载波叠加后的信号进行第一级数字削峰的第一峰值检测窗长度小于对内插 后的信号进行第二级数字削峰的第二峰值检测窗长度；对内插后的信号进行第二级数字削 峰的第二峰值检测窗长度小于对Dro处理前的信号进行第三级数字削峰的第三峰值检测 窗长度。
[0017] 与现有技术相比，本发明实施例至少具有以下优点：本发明实施例中，采用多级速 率削峰方式将信号峰值进行削除，能够避免内插之后的信号峰值再起，削峰效果较好，并可 以节省削峰处理的硬件资源，提高削峰处理的性能，并可以解决多载波叠加之后，峰值抬升 较大、峰值再生、信号质量恶化等问题。进一步的，上述方式通过低速削峰削除大的峰值信 号，且遗留下来的小峰值信号在随后被高速削峰。上述方式可以自适应调整峰值检测窗长 度，这样对DPD(DigitalPre-Distortion，数字预失真）效果有较大改善。
【附图说明】
[0018] 为了更加清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施 例的这些附图获得其他的附图。
[0019] 图1是本发明实施例一提出的一种多级速率削峰方法流程示意图；
[0020] 图2是本发明实施例一提出的三次数字削峰的处理流程示意图；
[0021] 图3是本发明实施例一提出的多级速率削峰装置的处理结构示意图；
[0022] 图4是本发明实施例中提出的不同速率下调用CFR削峰模块进行第一级数字削 峰、第二级数字削峰、第三级数字削峰的示意图；
[0023] 图5是本发明实施例中提出的尖锐的脉冲扩展插入载波过渡带的示意图；
[0024] 图6A是本发明实施例中提出的尖锐脉冲系数削峰装置的示意图；图6B是本发 明实施例中提出的80MHZ带宽的122. 88MSPS速率小的尖锐脉冲扩展削峰滤波器系数频 谱示意图；图6C是本发明实施例中提出的80MHZ带宽122. 88MSPS速率的尖锐脉冲扩展 削峰滤波器系数频谱（放大尖锐脉冲）示意图；图6D是本发明实施例中提出的80MHZ带 宽122. 88MSPS速率尖锐脉冲扩展削峰滤波器系数时域幅度示意图；图6E是本发明实施例 中提出的尖锐脉冲扩展削峰之后的频谱示意图；图6F是本发明实施例中提出的尖锐脉冲 扩展削峰之后的信号质量测量结果EVM示意图；图6G是本发明实施例中提出的80MHZ带 宽122. 88MSPS速率削峰滤波器系数频谱（常规）示意图；图6H是本发明实施例中提出的 80MHZ带宽122. 88MSPS速率削峰滤波器系数时域幅度图（常规）示意图；图61是本发明 实施例中提出的80MHZ带宽122. 88MSPS速率削峰前后信号频谱（常规）示意图；图6J是 本发明实施例中提出的正常削峰系数削峰之后的信号质量测量结果EVM示意图；
[0025] 图7A是本发明实施例中提出的第一级削峰前后CCDF的示意图；
[0026] 图7B是本发明实施例中提出的第一级削峰前后时域幅度的示意图；
[0027] 图7C是本发明实施例中提出的第二级削峰前后CCDF的示意图；
[0028] 图7D是本发明实施例中提出的第二级削峰前后时域幅度的示意图；
[0029] 图8是本发明实施例二提出的一种多级速率削峰装置结构示意图。
【具体实施方式】
[0030] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基 于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其 他实施例，都属于本发明保护的范围。
[0031] 实施例一
[0032] 针对现有技术中存在的问题，本发明实施例一提供一种多级速率削峰方法，如图1 所示，该多级速率削峰方法具体可以包括以下步骤：
[0033] 步骤101，多级速率削峰装置在多载波叠加之后，利用预设第一速率削峰门限和预 设第一削峰系数对多载波叠加后的信号进行第一级数字削峰。
[0034] 步骤102,多级速率削峰装置在信号内插之后，利用预设第二速率削峰门限和预设 第二削峰系数对内插后的信号进行第二级数字削峰。
[0035] 步骤103,多级速率削峰装置在对信号进行Dro处理之前，利用预设第三速率削峰 门限和预设第三削峰系数对Dro处理前的信号进行第三级数字削峰。本发明实施例中，多 级速率削峰装置在利用预设第二速率削峰门限和预设第二削峰系数对内插后的信号进行 第二级数字削峰之后，并且在对信号进行数字预失真Dro处理之前，多级速率削峰装置利 用预设第三速率削峰门限和预设第三削峰系数对Dro处理前的信号进行第三级数字削峰。
[0036] 其中，预设第一速率削峰门限、预