具有预测判决反馈均衡的接收机和包括该接收机的显示器的制造方法
【专利说明】具有预测判决反馈均衡的接收机和包括该接收机的显示器
[0001]本申请要求于2013年10月31日提交的名称为“BODY-BIASED SLICER DESIGN FORPREDICTIVE DECIS1N FEEDBACK EQUALIZERS(用于预测判决反馈均衡器的本体偏置的限制器设计)”的第61/898，421号美国临时申请和于2014年7月24日提交的第14/340, 463号美国专利申请的优先权和权益，所述申请的全部内容通过引用包含于此。
技术领域
[0002]下面的描述涉及在非理想(例如，有损)信道上的数字数据的发送，更具体地讲，涉及一种用于减轻由通过非理想信道发送而导致的码间干扰的预测判决反馈均衡器。
【背景技术】
[0003]高速数字数据链路会受到码间干扰的影响，尤其在损耗、反射或其他缺陷存在于发送信道的情况下。码间干扰可具有这样的影响:在给定时钟周期期间接收的信号是在发送机处在相应时钟周期期间发送的位以及在多个在前时钟周期期间发送的位的线性组合。可使用被称为判决反馈均衡(DFE)的技术来减轻码间干扰的影响，判决反馈均衡涉及校正在每个时钟周期期间在采样点接收的具有在多个在前时钟周期期间接收的位的线性组合的信号。
[0004]可使用被称为预测判决反馈均衡(预测DFE，还可被称为推测DFE或循环展开DFE)的技术来产生来自被称为第一抽头的直接在前接收位的贡献，其中计算两个校正项，一个校正项与在直接在前接收位中接收的I对应，另一个校正项与在直接在前接收位中接收的O对应；一旦在直接在前时钟周期上接收的位的二进制值可用，就接着使用复用器(MUX)来选择这两个校正项中的合适的一个。
[0005]具体地，电流数模转换器(DAC)可被用于在用于对接收的信号进行采样的钟控比较器内将电流加到可被实施为差分对的比较器的输出电流。加到输出的电流有效地实现具有适当的比例因子的在前位。这个方法具有诸多缺点。DAC消耗电能，且因为DAC表现出电容性负载，所以DAC限制电路的速度。
[0006]因此，存在对以可接受的功耗获得提高的速度的预测反馈均衡系统的需求。
【发明内容】
[0007]在预测判决反馈均衡器中，一个或更多个场效应晶体管(FET)的本体偏置被用于提供用于预测抽头的补偿。在一个实施例中，预测判决反馈均衡器的预测抽头包括由按照差分放大器结构的两个FET构成的差分放大器，且控制一个或两个场效应晶体管(FET)的本体偏置以在差分放大器中提供补偿。在一个实施例中，驱动DAC电阻器的电流DAC被用于提供本体偏置电压，包括形成最大可能DAC输出电压的复制电路的反馈电路被用于控制电流DAC的电流源的偏置。
[0008]根据本发明的实施例，提供了一种具有预测判决反馈均衡的接收机，所述接收机包括:第一差分放大器，包括第一场效应晶体管(FET)和第二 FET，第一 FET和第二 FET以差分对的结构连接；以及电压模式数模转换器(DAC)，包括第一 DAC输出，第一 DAC输出连接到第一 FET的体端子；以及DAC电压限制电路，连接到DAC。
[0009]在一个实施例中，DAC包括DAC电阻器、多个支路和偏置控制输入；DAC电压限制电路包括连接到第一差分放大器的公共节点的参考电压输入以及具有复制电压输出的复制电路，复制电路包括DAC的所述多个支路中的支路的成比例复制。
[0010]在一个实施例中，DAC的所述多个支路中的每个包括支路电流源。
[0011]在一个实施例中，DAC的第一支路的支路电流源包括具有第一栅极宽度的FET，所述FET的栅极连接到DAC的偏置控制输入，DAC的所述多个支路中的剩余支路的支路电流源包括栅极宽度为第一栅极宽度的2的递增次幂倍的FET。
[0012]在一个实施例中，复制电路包括串联连接的电流源复制FET、开关晶体管复制FET和复制电阻器。
[0013]在一个实施例中，DAC的所述多个支路的支路电流源中的每个包括FET，每个FET具有栅极宽度；复制电阻器的电阻是DAC电阻器的电阻的k倍，其中k是复制比例因子；电流源复制FET的栅极宽度是DAC的所述多个支路的支路电流源的栅极宽度之和。
[0014]在一个实施例中，复制电路包括具有第一输入和第二输入的反馈放大器，第一输入连接到复制电压输出，第二输入连接到参考电压输入。
[0015]在一个实施例中，反馈放大器被构造成维持第一输入处的电压，其中，第一输入处的电压与第二输入处的电压基本相同。
[0016]在一个实施例中，反馈放大器包括输出，所述输出连接到第一偏置控制FET的栅极，第一偏置控制FET与第二偏置控制FET串联连接，第二偏置控制FET按照二极管方式被连接。
[0017]在一个实施例中，第二偏置控制FET被构造成用作电流镜中的参考器件，电流源复制FET和DAC的支路电流源的FET是电流镜中的镜像器件。
[0018]在一个实施例中，第一差分放大器的第一 FET和第二 FET是η沟道FET ;第一 FET的源极连接到第一差分放大器的公共节点；第二 FET的源极连接到第一差分放大器的公共节点。
[0019]在一个实施例中，DAC包括第一 DAC输出和第二 DAC输出，第二 DAC输出连接到第二 FET的体端子。
[0020]在一个实施例中，DAC的所述多个支路中的每个包括支路电流源。
[0021]在一个实施例中，DAC的第一支路的支路电流源包括具有第一栅极宽度的FET，所述FET的栅极连接到DAC的偏置控制输入，且DAC的所述多个支路中的剩余支路的支路电流源包括栅极宽度为第一栅极宽度的2的递增次幂倍的FET。
[0022]在一个实施例中，复制电路包括串联连接的电流源复制FET、开关晶体管复制FET和复制电阻器。
[0023]在一个实施例中，DAC的所述多个支路的支路电流源中的每个包括FET，每个FET具有栅极宽度；复制电阻器的电阻是DAC电阻器的电阻的k倍，其中k是复制比例因子；电流源复制FET的栅极宽度是DAC的所述多个支路的支路电流源的栅极宽度之和。
[0024]在一个实施例中，复制电路包括具有第一输入和第二输入的反馈放大器，第一输入连接到复制电压输出，第二输入连接到参考电压输入。
[0025]在一个实施例中，反馈放大器包括放大器输出，且放大器输出连接到第一偏置控制FET的栅极，第一偏置控制FET与第二偏置控制FET串联连接，第二偏置控制FET按照二极管方式被连接。
[0026]在一个实施例中，接收机包括第二差分放大器，第二差分放大器也包括第一 FET和第二 FET，第二差分放大器的第一 FET和第二 FET以差分对的结构连接。
[0027]在一个实施例中，第一 DAC输出连接到第二差分放大器的第二 FET的体端子，第二DAC输出连接到第二差分放大器的第一 FET的体端子。
[0028]在一个实施例中，一种显示器包括:时序控制器，包括数字输出；以及驱动器集成电路(1C)，驱动器IC包括:IC输入；以及接收机的连接到IC输入的接收机输入，时序控制器的数字输出连接到驱动器IC的IC输入。
【附图说明】
[0029]将通过参照说明书、权利要求和附图来领会和理解本发明的这些和其他的特点和优点，在附图中:
[0030]图1A是呈现码间干扰的影响的进入非理想(例如，有损)信道的输入信号和离开非理想信道的输出信号的图解；
[0031]图1B是示出根据本发明的实施例的呈现码间干扰的影响的信号和已经通过反馈均衡减轻码间干扰影响的信号的图；
[0032]图2是用于直接判决反馈均衡的系统的示意图；
[0033]图3是根据本发明的实施例的用于预测判决反馈均衡的系统的示意图；
[0034]图4是在限制器的输出使用电流数模转换器(DAC)的用于预测判决反馈均衡的系统的不意图；
[0035]图5是根据本发明的实施例的具有本体偏置的限制器的示意图；
[0036]图6是根据本发明的实施例的用于提供本体偏置的电压模式DAC的示意图；
[0037]图7是根据本发明的实施例的用于调节DAC偏置的电路的示意图；以及
[0038]图8是根据本发明的实施例的采用了使用本体偏置的预测判决反馈均衡的显示器的框图。
【具体实施方式】
[0039]下面结合附图阐明的详细描