基于wia-pa无线网关的数字信号处理方法
【技术领域】
[0001]本发明属工业物联网领域，具体地说是一种应用于工业控制系统中的工业无线网关能够自适应变频数字基带干扰抑制的数字信号处理方法。
【背景技术】
[0002]WIA-PA工业无线网络与WLAN、蓝牙设备工作在2.4G的公共频率上，受到的干扰也由此增大；其低功耗的特点决定了其在工作时节点模块的发射功率通常小于10mW,加之其工作频点带宽为5MHz，更不利于信号的无损传输。
[0003]WIA-PA工业无线网络工作带宽为83.5MHz，大多数ADC无法满足如此宽的采样带宽；即便满足，成本的增加也是难以令人接受的。物理层协议处理全部由IC完成，扩展性以及系统适应及功能的可扩展性差。
[0004]目前业界的没有类似数字基带干扰抑制技术，必须通过物理层芯片本身集成的滤波器进行滤波，可这个滤波器的性能并不能满足复杂现场的应用，在组网前后均需要大量的人工勘测与调试工作，不仅效率低，而且效果并不显著，并且已经有很多失败的应用案例。
【发明内容】
[0005]针对上述技术不足，本发明的目的在于实现WIA-PA无线网关全数字化处理，提升无线网关的抗干扰能力及集成度，提供一种用于网关的高带宽、可靠性实时性好、灵活性高的基带WIA-PA数字信号处理方法。
[0006]本发明解决其技术问题所采用的技术方案是:基于WIA-PA无线网关的数字信号处理方法，包括以下步骤:
[0007]将接收的射频信号进行采样并通过数字控制振荡器得到无线信号；
[0008]对无线信号进行功率控制和信道选择，根据选择的信道进行干扰抑制处理；再依次通过位同步、OQPSK解调、OQPSK解扩得到接收到的原始数据。
[0009]所述进行信道选择包括以下步骤:
[0010]将无线信号带宽分成多段，每段对应多个设定的信道，根据工作信道设定本振频率，使本振频率与工作信道频率对应。
[0011]所述干扰抑制处理包括以下步骤:
[0012]建立多个截止频率且阶数不同的数字低通滤波器；根据无线信号的强度选择不同的数字低通滤波器。
[0013]所述位同步包括以下步骤:
[0014]数字低通滤波器输出I路和Q路基带信号，分别获取两路信号的下降沿作为输入相位基准信号；
[0015]如果I路、Q路输入相位基准信号超前或滞后于本地时钟分频后的相位脉冲N个，则I路锁定数据模块、Q路锁定数据模块分别通过内部计数器扣除或附加N个脉冲，作为I路、Q路同步脉冲反馈至同步时钟模块；
[0016]同步时钟模块根据I路、Q路同步脉冲锁定I路、Q路通道数据的中点并在中点处输出采样时钟输出至I路、Q路锁定数据模块、输出串行位同步脉冲直接透传；
[0017]I路锁定数据模块、Q路锁定数据模块根据采样时钟分别输出并行的I路数据和Q路数据，转换为串行数据后输出。
[0018]本发明具有以下有益效果及优点:
[0019]1.本发明能更好的抑制干扰，提升WIA-PA工业网络的无线环境适应能力；避免大量的人工勘测与调试工作。
[0020]2.本发明能够通过不同滤波器的选择，可以根据现场实际应用情况灵活配置，在无线环境变化时能够方便的实现。
[0021]3.通过位同步方法可以最大程度恢复原始信号，即便受到干扰，也能通过相关检测恢复原始信号。
[0022]4.解决了现有芯片的邻频干扰问题，扩大了组网规模。
【附图说明】
[0023]图1是本发明的无线网关结构图；
[0024]图2是无线网关下变频结构原理图；
[0025]图3是数字基带接收数据流程图；
[0026]图4是功率控制流程图；
[0027]图5是位同步原理图；
[0028]图6是抽样判决示意图；
[0029]图7是数字中频信号处理框图；
[0030]图8是上/下行数字中频链路信号流程图；
[0031]图9是调制信号处理流程图。
【具体实施方式】
[0032]下面结合实施例对本发明做进一步的详细说明。
[0033](一)数字基带干扰抑制方法
[0034]本发明所述网关属于多个功能模块组合在一起的独立的模块，它一般是由下变频器、数字基带处理板、上变频器三个个独立的功能模块组成。本发明的WIA-PA网络的工作原理以及其数字中频单元原理简要介绍一下:
[0035]如图1所示的无线网关的系统组成，无线网关的天线接收到节点发送过来的信号，下变频到中频信号，经高速ADC变换到数字信号，经过数字控制振荡器的数字信号处理后按照IEEE802.15.4-2006协议标准进行物理层、下MAC层协议的数据处理，再经CPU进行上层协议处理后传至上一级的服务器中，无线网关通过RJ45接口与上级服务器进行通信
[0036]发送部分，CPU依照WIA-PA标准对数据完成上层协议进行处理后送入数字中频采样及基带处理单元(FPGA)完成下MAC层和物理层的数据处理，经上变频后，由射频功放完成信号的放大，经天线发送至节点。这样完成了整个系统的组网。
[0037]图2所示为无线网关接收端的射频处理流程，天线接收到的2.4G射频信号经过第一级放大器放大后，进入混频器混频(锁相环PLLl根据CPU提供的不同通信信道改变对应的频率)始终将频率变为96MHz的中频信号；在对信号进行第二级放大后进入数字基带处理板进行数字信号处理。在FPGA中，物理层到MAC层的映射严格遵照IEEE802.15.4协议实现。
[0038]数字基带处理板主要包括电源，CPU，一路ADC和一路DAC数据转换单元，数字中频采样及基带处理单元，时钟单元，时钟管理单元等；其中，数字中频采样及基带处理单元由FPGA实现，如图7所示。
[0039]本发明中，数字基带干扰抑制处理是放在FPGA数字信号处理单元中实现。FPGA中，主要实现了数字信号处理(抽取、差值、滤波等)，位同步与校验、信道编码、解码，功率控制，以及干扰抑制等功能。WIA-PA最主要的干扰为上行干扰，这是因为节点模块由于低功耗考虑，发射功率无法提高，更容易受到同频率的WIFI信号的干扰；而网关对于功耗并不敏感，所以下行可通过提高发射功率来实现抗干扰。数字基带干扰抑制处理只在上行链路中实现，FPGA大体的实现结构请参见图3。
[0040]1.功率控制实现流程如图4所示:
[0041]信号经过ADC采样和NCO (数字控制振荡器)后变为1、Q两路信号，分别将I路、Q路信号的平方并相加，得到的结果与设定的上门限进行比较，若超出门限则控制ADC前端衰减芯片以IdBc步进进行相应的衰减，否则与下门限比较，低于下门限则以0.5dBc步进减少衰减值，以保证信号的功率可以满足系统的要求；若信号强度处于上门限与下门限之间则不做任何处理。
[0042]2.信道选择与干扰抑制:
[0043]将无线信号带宽分成多段，每段对应多个设定的信道，根据工作信道设定本振频率，使本振频率与工作信道频率对应完成信道选择。
[0044]建立多个截止频率且阶数不同的数字低通滤波器；根据无线信号的强度选择不同的数字低通滤波器。本实施例采用40阶与60阶数字低通滤波器，如果带外干扰信号的强度小于-70dBm，则选用40阶数字低通滤波器，如果大于_70dBm，则选用60阶数字低通滤波器。数字低通滤波器的选择采用两种操作方式，即自动选择与人工选择。自动判断的依据来自于CPU上层协议中功率统计与健康报告；人工选择方式是通过配置相应的数字低通滤波器选择开关来实现的。
[0045]WIA-PA网络的通信信道是由CPU根据WIA-PA标准所确定，由于是时分系统数据发送时所用的信道号可作为数据接收时的信道号，若下一个使用的信道号包含在5个频点内，则不改变锁相环配置，否则改变锁相环配置，已达到覆盖16个信道的目的；本发明应用的ADC采样带宽为25MHz，可覆盖5个通信信道，覆盖11?26通道只需要改变锁相环4次即可。此实现方法可以将系统时钟速率由250MHz降低为128MHz或者更低，实现成本可降低2/3，并且可以尽可能的减少锁相环频率变更的次数，保证系统的稳定性。
[0046]系统完成信道选择后的数据进入数字低通滤波器，完成对于带外干扰的抑制。数字低通滤波器共有2个模式可供选择，根据截止频率的不同分为高、低两档，可以更好的适合应用