接，集成芯片(Ul)的第11脚与电阻(R9)的一端连接，集成芯片(Ul)的第13脚与电阻(R7)的一端连接，集成芯片(Ul)的第10脚与电容(C3)的一端连接，集成芯片(Ul)的第12脚分别与恪断器(Fl)的一端、电容(C3)的一端、电阻(Rll)的一端、电阻(R12)的一端、电阻(R13)的一端、电阻(R14)的一端、二极管(VD3)以及电容(El)的正极一端连接，熔断器(Fl)的另一端与+24V电源连接，电容(El)的负极一端电源地GNDZx连接，二极管(VD2)的一端分别与电感(LI)的一端、电阻(R7)的另一端、电阻(Rll)的另一端、电阻(R12)的另一端、电阻(R13)的另一端以及电阻(R14)的另一端连接，MOS管(VT2)的一端与电阻(R9)的另一端连接，MOS管(VT2)的另一端分别与电感(LI)的另一端和二极管(VD2)的另一端连接，MOS管(VT2)的另一端分别与电阻(R8)的另一端、二极管(VDl)的另一端、MOS管(VTl)的一端、二极管(VD4)的一端、瞬态抑制二极管(VD5)的一端以及共模电感(L2)的一端连接，MOS管(VTl)的另一端与电阻(R20)的另一端连接，MOS管(VTl)另一端分别与电阻(R21)的一端和电阻(R22)的一端连接，电阻(R21)的另一端分别与电阻(R22)的另一端、二极管(VD4)的另一端、瞬态抑制二极管(VD5)的另一端以及共模电感(L2)的另一端连接，输出端口(Jl)的第I脚接电源地。
[0024]总线信号接收电路由REVIN引脚输入，解调后由RXD引脚输出TTL信号经过光耦隔离电路给主站MCU，总线发送电路完成异步信号发送功能，MCU的TTL信号经过光耦隔离电路后由TXD引脚输入芯片，在总线上形成调制信号。当TXD发送高电平时，由BUSH驱动VTl在总线上输出高电平；当TXD发送低电平时，由BUSL驱动VT2在总线上输出低电平。电阻Rll和R16主要是用来防护当总线上电平跳变时通过MOS管的极间电容耦合到驱动脚损伤 SM100B。
[0025]当通信速率达到9.6Kbps以上时，普通单光耦电路由于响应时间和功耗的限制难以满足需求，高速光耦成本比较高，为节省成本，TXD和RXD的光耦隔离电路均采用双光耦组成，在电平的跳变沿时利用电容Cl、C3的充放电作用能够迅速的响应，该电路能够实现低功耗和高速的统一。
[0026]电阻R12和R13的作用主要有两个:正常情况下是在TC100B由高电平转为发送低电平时，给总线的极间电容提供泄放的回路；异常情况下是在总线上的负载设备由于整流桥和防倒灌的二极管短路损坏的情况下，为总线下拉时倒灌的大电流提供限流。此处在异常情况下，下拉低电平期间，限流电阻Rl2、Rl 3和VT2上会有持续的电流，布板时需考虑大面积散热。
[0027]RB串接120K偏置电阻供内部电流源使用，要求电阻精度±1%。
[0028]VD4主要是在总线短路时，当总线电平由高变低时，提供续流回路；VD3同样是在总线有大的电压电流时提供泄放回路；VD5给电感LI续流，防止由于电感的感应电动势的存在导致在限流保护时无法关闭VTl。
[0029]所述的SM001B芯片实现从站电路2包括集成芯片(U2)，集成芯片(U2)的第2脚分别与二极管(VD6)的一端、二极管(VD7)的一端和二极管(VD12)的一端连接，二极管(VD7)的另一端分别与二极管(VDll)的一端、电容(C17)的一端、二极管(VD8)的一端、瞬态抑制二极管(VPl)的一端以及共模电感(L2)的另一端连接，二极管(VD6)的另一端分别与二极管(VDlO)的一端、电容(C6)的一端、二极管(VD9)的一端以及电阻(R15)的一端连接，瞬态抑制二极管(VPl)另一端分别与电阻(R15)的另一端和共模电感(L2)的另一端连接，二极管(VD8)的另一端分别与二极管(VD9)的另一端、电阻(R25)的一端以及电阻(R24)的一端连接，电阻(R25)的另一端分别与电阻(R24)的另一端和电容(E3)的正极端连接，电容(E3)的负极端与电源地连接，电容(C6)的另一端、电容(C7)的另一端、二极管(VDlO)的另一端以及二极管(VDll)的另一端分别与电源地连接，二极管(VD12)的另一端与电阻(R16)连接，集成芯片(U2)的第3脚与电源地连接，集成芯片(U2)的第5脚分别与集成芯片(U2)的第6脚和电容(C8)的一端连接，集成芯片(U2)的第8脚分别与电阻(R16)的另一端、电容(E2)的正极端以及电容(C9)的一端连接，电容(C8)的另一端、电容(E2)的负极端以及电容(C9)的另一端分别与电源地连接，集成芯片(U2)的第4脚与输出端(J2)的第I脚连接，集成芯片(U2)的第7脚与输出端口(J2)的第2脚连接，输出端(J2)的第3脚与电源地连接。
【主权项】
1.自由拓扑型可供电无极两线制通信总线一m-bus总线，其特征在于:包括有SMlOOB芯片实现主站电路、SM001B芯片实现从站电路。2.根据权利要求1所述的自由拓扑型可供电无极两线制通信总线一m-bus总线，其特征在于:所述的SM100B芯片实现主站电路包括集成芯片(Ul)，所述的集成芯片(Ul)的第I脚与电阻(R2)的一端连接，电阻(R2)另一端与光親(Q4) 一端连接，光親(Q4) 一端与电阻(R4)的一端连接，并且连接到输出端(Jl)，电阻(R4)另一端连接到电源VCC_MCU，光耦(Q4)另外两个端口分别连接到电源+5V和电源地，集成芯片(Ul)的第15脚分别与电阻(R3)的一端和光耦(Ql)的一端连接，电阻(R3)另一端与电源+5V连接，光耦(Ql)另一端与电阻(Rl)的一端连接，电阻(Rl)的另一端与电源VCC_MCU连接，光耦(Ql)另一端与输出端(Jl)的第2脚连接，光耦(Ql)另一端连接到GNDZx电源地，集成芯片(Ul)的第16脚分别与光親(Q2)的一端和光親(Q3)的一端连接，光親(Q2)另一端分别与电阻(R5)的一端、电容(Cl)的一端、光耦(Q3)的另一端以及电阻(R6)的一端连接，电阻(R5)另一端连接到电源VCC_MCU，电容(Cl)的另一端与电阻(R23)的一端连接，电阻(R23)的另一端与电阻(R6)的另一端分别连接到电源地，光耦(Q2)的另一端与光耦(Q3)的另一端相互连接后与输出端口(Jl)的第5脚连接，集成芯片(Ul)的第2脚分别与光親(Q6)的一端和光親(Q5)的一端连接，光親(Q6)另一端分别与电阻(R18)的一端、电容(C2)的一端、光親(Q5)的另一端以及电阻(R19)的一端连接，电阻(R18)的另一端与电源+5V连接，电容(C2)与电阻(R17)的一端连接，电阻(R17)的另一端与电阻(R19)的另一端分别与电源地GNDZx连接，光耦(Q6)的另一端与光耦(Q5)的另一端连接后与输出端(Jl)的第4脚连接，光耦(Q6)的另一端与电源VCC_MCU连接，光耦(Q5)的另一端与电源地连接，集成芯片(Ul)的第3脚与电阻(R20)的一端连接，集成芯片(Ul)的第6脚与第5脚相连接后与电容(C4)的一端连接，并且与电源+5V连接，集成芯片(Ul)的第4脚与电源地GNDZx连接，电容(C4)的另一端与电源地GNDZx连接，集成芯片(Ul)的第7脚与电阻(RlO)的一端连接，电阻(RlO)的另一端与电源地GNDZx连接，集成芯片(Ul)的第8脚与电阻(R8)的一端连接，集成芯片(Ul)的第9脚分别与电容(C5)的一端和二极管(VDl)的一端连接，电容(C5)的另一端与电源地GNDZx连接，集成芯片(Ul)的第11脚与电阻(R9)的一端连接，集成芯片(Ul)的第13脚与电阻(R7)的一端连接，集成芯片(Ul)的第10脚与电容(C3)的一端连接，集成芯片(Ul)的第12脚分别与恪断器(Fl)的一端、电容(C3)的一端、电阻(Rll)的一端、电阻(R12)的一端、电阻(R13)的一端、电阻(R14)的一端、二极管(VD3)以及电容(El)的正极一端连接，熔断器(Fl)的另一端与+24V电源连接，电容(El)的负极一端电源地GNDZx连接，二极管(VD2)的一端分别与电感(LI)的一端、电阻(R7)的另一端、电阻(Rll)的另一端、电阻(R12)的另一端、电阻(R13)的另一端以及电阻(R14)的另一端连接，MOS管(VT2)的一端与电阻(R9)的另一端连接，MOS管(VT2)的另一端分别与电感(LI)的另一端和二极管(VD2)的另一端连接，MOS管(VT2)的另一端分别与电阻(R8)的另一端、二极管(VDl)的另一端、MOS管(VTl)的一端、二极管(VD4)的一端、瞬态抑制二极管(VD5)的一端以及共模电感(L2)的一端连接，MOS管(VTl)的另一端与电阻(R20)的另一端连接，MOS管(VTl)另一端分别与电阻(R21)的一端和电阻(R22)的一端连接，电阻(R21)的另一端分别与电阻(R22)的另一端、二极管(VD4)的另一端、瞬态抑制二极管(VD5)的另一端以及共模电感(L2)的另一端连接，输出端口(Jl)的第I脚接电源地。3.根据权利要求1所述的自由拓扑型可供电无极两线制通信总线一m-bus总线，其特征在于:所述的SMOOlB芯片实现从站电路包括集成芯片(U2)，集成芯片(U2)的第2脚分别与二极管(VD6)的一端、二极管(VD7)的一端和二极管(VD12)的一端连接，二极管(VD7)的另一端分别与二极管(VDll)的一端、电容(C17)的一端、二极管(VD8)的一端、瞬态抑制二极管(VPl)的一端以及共模电感(L2)的另一端连接，二极管(VD6)的另一端分别与二极管(VDlO)的一端、电容(C6)的一端、二极管(VD9)的一端以及电阻(R15)的一端连接，瞬态抑制二极管(VPl)另一端分别与电阻(R15)的另一端和共模电感(L2)的另一端连接，二极管(VD8)的另一端分别与二极管(VD9)的另一端、电阻(R25)的一端以及电阻(R24)的一端连接，电阻(R25)的另一端分别与电阻(R24)的另一端和电容(E3)的正极端连接，电容(E3)的负极端与电源地连接，电容(C6)的另一端、电容(C7)的另一端、二极管(VDlO)的另一端以及二极管(VDll)的另一端分别与电源地连接，二极管(VD12)的另一端与电阻(R16)连接，集成芯片(U2)的第3脚与电源地连接，集成芯片(U2)的第5脚分别与集成芯片(U2)的第6脚和电容(C8)的一端连接，集成芯片(U2)的第8脚分别与电阻(R16)的另一端、电容(E2)的正极端以及电容(C9)的一端连接，电容(C8)的另一端、电容(E2)的负极端以及电容(C9)的另一端分别与电源地连接，集成芯片(U2)的第4脚与输出端(J2)的第I脚连接，集成芯片(U2)的第7脚与输出端口(J2)的第2脚连接，输出端(J2)的第3脚与电源地连接。4.根据权利要求1所述的自由拓扑型可供电无极两线制通信总线一m-bus总线，其特征在于:自由拓扑型可供电无极两线制通信总线一m-bus总线包括总线供电电路、总线不供电电路、总线供电从站通讯隔离电路、总线不供电从站通讯隔离电路并通过所述的SM100B芯片实现主站电路、SM001B芯片实现从站电路用于实现总线供电、总线不供电、总线供电从站通讯隔离、总线不供电从站通讯隔离功能。5.根据权利要求4所述的自由拓扑型可供电无极两线制通信总线一m-bus总线，其特征在于:所述的总线供电电路包括集成芯片(Ul)，所述的集成芯片(Ul)的第I脚与电阻(R2)的一端连接，电阻(R2)另一端与光串禹(Q4) 一端连接，光親(Q4) 一端与电阻(R4)的一端连接，并且连接到输出端(Jl)，电阻(R4)另一端连接到电源VCC_MCU，光耦(Q4)另外两个端口分别连接到电源+5V和电源地，集成芯片(Ul)的第15脚分别与电阻(R3)的一端和光耦(Ql)的一端连接，电阻(R3)另一端与电源+5V连接，光耦(Ql)另一端与电阻(Rl)的一端连接，电阻(Rl)的另一端与电源