基于双通道频率分集技术的信号处理器及其信号处理方法
【技术领域】
[0001]本发明属于空中交通管制一次雷达领域，特别涉及一种基于双通道频率分集技术的信号处理器及其信号处理方法。
【背景技术】
[0002]目前的空中交通管制一次雷达领域中，多采用单通道频率分集技术，即在一个发射周期内发射一个窄、宽脉冲调频信号，窄脉冲则作为近区补盲脉冲，但是此方法对目标的盲速不具备检测能力，当目标的多普勒频移匕接近雷达脉冲重频时产生盲速效应，AMTD在频域上无法识别整数倍重频的动目标，只能辅助以脉组重频变换，提高第一盲速，改善盲速响应，但在波束宽度固定的情况下，脉组数越多对第一盲速改善越好，但脉组内脉冲积累数减少，不利于信号相干积累。
【发明内容】
[0003]本发明的目的是为了克服上述现有技术的不足，提供了一种基于双通道频率分集技术的信号处理器，本信号处理器不需要通过对脉冲分组来提高第一盲速，而且既保持了脉组内的脉冲积累数，也提高了检测概率。
[0004]为实现上述目的，本发明采用了以下技术措施:
[0005]一种基于双通道频率分集技术的信号处理器，包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述发射波形产生模块的信号输出端连接双通道数字接收机模块的信号输入端，所述双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端。
[0006]优选的，所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号和第二射频信号，所述第一射频信号和第二射频信号的频率相异，脉冲宽度相同；所述宽脉冲信号包括第三射频信号和第四射频信号，所述第三射频信号和第四射频信号频率相异，脉冲宽度相同。
[0007]优选的，所述双通道数字接收机模块包括两个独立的接收通道，分别为第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信号输入端均连接频率分集发射激励信号波形经天馈系统输出的回波信号，第一接收通道和第二接收通道的信号输出端均连接双通道信号处理器模块的信号输入端，所述第一接收通道的两个工作频率分别与第一射频信号、第三射频信号的频率相同，所述回波信号经过所述第一接收通道后输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号和第三射频信号，每一个脉冲周期中的第一射频信号的产生时间均小于第三射频信号产生时间；所述第二接收通道的两个工作频率分别与第二射频信号、第四射频信号的频率相同，所述回波信号经过所述第二接收通道后输出第二接收波形信号，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号和第四射频信号，每一个脉冲周期中的第二射频信号的产生时间均小于第四射频信号产生时间。
[0008]优选的，所述双通道信号处理器模块包括时钟产生单元、信号处理单元、信号频率分集合成单元、存储器单元以及外设接口，所述时钟产生单元的信号输出端分别连接信号处理单元、信号频率分集合成单元、存储器单元的信号输入端，所述信号处理单元与信号频率分集合成单元之间双向通信连接，所述存储器单元分别与信号处理单元、信号频率分集合成单元之间双向通信连接，所述信号处理单元与外设接口之间双向通信连接，所述信号处理单元的信号输入端接收分别由第一接收通道、第二接收通道送来的第一接收波形信号、第二接收波形信号。
[0009]优选的，所述信号处理单元包括如下组成部分:
[0010]第一 FPGA芯片，所述第一 FPGA芯片用于接收第一接收波形信号，所述第一 FPGA芯片的信号输入端分别连接时钟产生单元、信号频率分集合成单元的信号输出端，所述第一FPGA芯片与存储器单元之间双向通信连接，所述第一 FPGA芯片还与信号频率分集合成单元之间通过地址数据总线双向通信连接，第一 FPGA芯片的信号输出端连接外设接口的信号输入端，所述第一 FPGA芯片的信号输入端连接第一接收通道的信号输出端；
[0011]第二 FPGA芯片，所述第二 FPGA芯片用于接收第二接收波形信号，所述第二 FPGA芯片的信号输入端分别连接时钟产生单元、信号频率分集合成单元的信号输出端，所述第二FPGA芯片分别与存储器单元、第一 FPGA芯片之间双向通信连接，第二 FPGA芯片还与信号频率分集合成单元之间通过地址数据总线双向通信连接，所述第二 FPGA芯片与外设接口之间双向通信连接，所述第一 FPGA芯片的信号输入端连接第一接收通道的信号输出端。
[0012]优选的，所述存储器单元包括如下组成部分:
[0013]第一 SRAM、第二 SRAM，所述第一 SRAM、第二 SRAM均用于存储来自第一 FPGA芯片的数据地址信息，并分别与第一 FPGA芯片之间通过地址数据总线双向通信连接；
[0014]第三SRAM、第四SRAM，所述第三SRAM、第四SRAM均用于存储来自第二 FPGA芯片的数据地址信息，并分别与第二 FPGA芯片之间通过地址数据总线双向通信连接；
[0015]SDRAM存储器、FLASH存储器，所述SDRAM存储器的信号输入端连接时钟产生单元的信号输出端，所述SDRAM存储器、FLASH存储器均与信号频率分集合成单元、第一 FPGA芯片、第二 FPGA芯片之间通过地址数据总线双向通信连接。
[0016]进一步的，所述信号频率分集合成单元为DSP芯片，所述DSP芯片为美国AnalogDevices公司生产的TS2系列芯片；所述第一 FPGA芯片、第二 FPGA芯片的芯片型号均为美国ALTERA公司生产的EP4SGX360系列芯片。
[0017]本发明还同时提供了基于双通道频率分集技术的信号处理器的信号处理方法，即:
[0018]1)所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号和第二射频信号，所述第一射频信号和第二射频信号的频率相差XMHz，脉冲宽度相同；所述宽脉冲信号包括第三射频信号和第四射频信号，所述第三射频信号和第四射频信号的频率相差ΥΜΗζ，脉冲宽度相同；
[0019]2)所述发射波形产生模块将产生的频率分集发射激励信号波形经天馈系统输出的回波信号发送至双通道数字接收机模块的第一接收通道和第二接收通道，所述第一接收通道输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号和第三射频信号，每一个脉冲周期中的第一射频信号的产生时间均小于第三射频信号产生时间，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号和第四射频信号，每一个脉冲周期中的第二射频信号的产生时间均小于第四射频信号产生时间；
[0020]3)所述第一接收波形信号和第二接收波形信号分别由第一接收通道、第二接收通道送入双通道信号处理器模块中的第一 FPGA芯片、第二 FPGA芯片，所述第一射频信号、第三射频信号均在第一 FPGA芯片中进行脉压处理，第二射频信号、第四射频信号均在第二FPGA芯片中进行脉压处理，脉压处理完成后，所述第一射频信号、第三射频信号继续在第一FPGA芯片上实现脉压拼接合成第一路信号，所述第二射频信号、第四射频信号在第二 FPGA芯片上实现脉压拼