芯片22之间通过32位地址、64位数据总线双向通信连接。
[0060]所述信号频率分集合成单元30为DSP芯片，所述DSP芯片为美国Analog Devices公司生产的TS2系列芯片；所述第一 FPGA芯片21、第二 FPGA芯片22的芯片型号均为美国ALTERA公司生产的EP4SGX360系列芯片，具有运算速度快、存储空间大的特点，使本发明的结构简单、通用性好、实时性强。
[0061]如图2所示，所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号Π和第二射频信号f2，所述第一射频信号Π和第二射频信号f2的频率相差XMHz，脉冲宽度均为1 μ s ;所述宽脉冲信号包括第三射频信号f3和第四射频信号f4，所述第三射频信号f3和第四射频信号f4的频率相差ΥΜΗζ，脉冲宽度均为150 μ s，且窄脉冲信号和宽脉冲信号之间的脉冲宽度间隔为80 μ s，频率差值X和Υ相同或相异。
[0062]如图3、4所示，将时宽为2 μ s+300 μ s的射频信号分别送入第一接收通道和第二接收通道，其中第一接收通道输出第一接收波形信号，所述第一接收波形信号包括第一射频信号Π和第三射频信号f3，即时宽为1 μ s+150 μ s的窄、宽脉冲信号，窄、宽脉冲之间的间隔为80 μ s ;所述第二接收通道输出第二接收波形信号，所述第二接收波形信号包括第二射频信号f2和第四射频信号f4，即时宽为1 μ s+150 μ s的窄、宽脉冲信号，窄、宽脉冲之间的间隔为230 μ So
[0063]如图1、5所示，所述第一接收波形信号和第二接收波形信号分别由第一接收通道、第二接收通道送入双通道信号处理器模块中的第一 FPGA芯片21、第二 FPGA芯片22，所述第一射频信号Π、第三射频信号f3均在第一 FPGA芯片21中进行脉压处理，第二射频信号f2、第四射频信号f4均在第二 FPGA芯片22中进行脉压处理，脉压处理完成后，所述第一射频信号Π、第三射频信号f3继续在第一 FPGA芯片21上实现脉压拼接合成第一路信号，所述第二射频信号f2、第四射频信号f4在第二 FPGA芯片22上实现脉压拼接合成第二路信号，所述第一路信号在第一 FPGA芯片21上进行延时、自适应滤波处理，然后在DSP芯片中实现恒虚警处理，所述第二路信号在第二 FPGA芯片22上直接进行自适应滤波处理，然后在DSP芯片中实现恒虚警处理，经过恒虚警处理的两路信号在DSP芯片内最终实现频率分集合成一路信号。
[0064]基于双通道频率分集技术的信号处理器的信号处理方法的基本原理涉及的参数如下，其特征在于:
[0065]fdl= 2ν/ λ = 2vf Jc式 1
[0066]fd2= 2v/ λ = 2vf 2/c式 2
[0067]两式相减得:
[0068]Δ fd= 2ν ( Δ f) /c式 3
[0069]上式中，fdl为第一接收波形信号的多普勒频移，单位为MHz ;
[0070]fd2为第二接收波形信号的多普勒频移，单位为MHz ;
[0071]V为第一接收波形信号和第二接收波形信号的速度，单位为m/ μ s ;
[0072]λ为第一接收波形信号和第二接收波形信号的波长，单位为m ；
[0073]为第一接收波形信号的工作频率，单位为MHz ;
[0074]f2为第二接收波形信号的工作频率，单位为MHz ;
[0075]c为光速，单位为m/ μ s ;
[0076]Δ fd为第一接收波形信号相对于第二接收波形信号的多普勒频移偏移量，或为第二接收波形信号相对于第一接收波形信号的多普勒频移偏移量，单位为MHz ;
[0077]Af = X 和 Af = Y，单位为 MHz ；
[0078]由于第一接收波形信号和第二接收波形信号之间的频率差f= X和f = Y，假设第一接收波形信号在信号处理器内陷入盲速区，第二接收波形信号由于多普勒频移偏移量fd能够有效地跳出盲速区，提高检测概率，有效地解决盲速效应。
【主权项】
1.一种基于双通道频率分集技术的信号处理器，其特征在于:包括发射波形产生模块、双通道数字接收机模块以及双通道信号处理器模块，所述发射波形产生模块的信号输出端连接双通道数字接收机模块的信号输入端，所述双通道数字接收机模块的信号输出端连接双通道信号处理器模块的信号输入端。2.如权利要求1所述的基于双通道频率分集技术的信号处理器，其特征在于:所述发射波形产生模块用于产生频率分集发射激励信号波形，所述频率分集发射激励信号波形的每一个脉冲周期均由窄脉冲信号和宽脉冲信号组成，每一个脉冲周期中的窄脉冲信号的产生时间均小于宽脉冲信号产生时间，所述窄脉冲信号包括第一射频信号(Π)和第二射频信号(f2)，所述第一射频信号(fl)和第二射频信号(f2)的频率相异，脉冲宽度相同；所述宽脉冲信号包括第三射频信号(f3)和第四射频信号(f4)，所述第三射频信号(f3)和第四射频信号(f4)频率相异，脉冲宽度相同。3.如权利要求2所述的基于双通道频率分集技术的信号处理器，其特征在于:所述双通道数字接收机模块包括两个独立的接收通道，分别为第一接收通道和第二接收通道，所述第一接收通道和第二接收通道的信号输入端均连接频率分集发射激励信号波形经天馈系统输出的回波信号，第一接收通道和第二接收通道的信号输出端均连接双通道信号处理器模块的信号输入端，所述第一接收通道的两个工作频率分别与第一射频信号(Π)、第三射频信号(f3)的频率相同，所述回波信号经过所述第一接收通道后输出第一接收波形信号，所述第一接收波形信号的每一个脉冲周期均包括第一射频信号(Π)和第三射频信号(f3)，每一个脉冲周期中的第一射频信号(fl)的产生时间均小于第三射频信号(f3)产生时间；所述第二接收通道的两个工作频率分别与第二射频信号(f2)、第四射频信号(f4)的频率相同，所述回波信号经过所述第二接收通道后输出第二接收波形信号，所述第二接收波形信号的每一个脉冲周期均包括第二射频信号(f2)和第四射频信号(f4)，每一个脉冲周期中的第二射频信号(f2)的产生时间均小于第四射频信号(f4)产生时间。4.如权利要求3所述的基于双通道频率分集技术的信号处理器，其特征在于:所述双通道信号处理器模块包括时钟产生单元(10)、信号处理单元(20)、信号频率分集合成单元(30)、存储器单元以及外设接口，所述时钟产生单元(10)的信号输出端分别连接信号处理单元(20)、信号频率分集合成单元(30)、存储器单元的信号输入端，所述信号处理单元(20)与信号频率分集合成单元(30)之间双向通信连接，所述存储器单元分别与信号处理单元(20)、信号频率分集合成单元(30)之间双向通信连接，所述信号处理单元(20)与外设接口之间双向通信连接，所述信号处理单元(20)的信号输入端接收分别由第一接收通道、第二接收通道送来的第一接收波形信号、第二接收波形信号。5.如权利要求4所述的基于双通道频率分集技术的信号处理器，其特征在于所述信号处理单元(20)包括如下组成部分: 第一 FPGA芯片(21)，所述第一 FPGA芯片(21)用于接收第一接收波形信号，所述第一FPGA芯片(21)的信号输入端分别连接时钟产生单元(10)、信号频率分集合成单元(30)的信号