专利名称：一种双通道光模块RSSI Trigger处理装置的制作方法
技术领域：
本发明涉及光通信领域，尤其涉及CSFP封装的OLT光模块中，让双通道的光模块能够用一块微处理器对两个RSSI Trigger进行处理的装置。
背景技术：
GEPON (Gigabit Ethernet Passive Optical Network 吉比特以太无源光网络) 是目前最具发展前景的一种光纤网络，由OLT (Optical Line Terminal光线路终端)、0ΝΤ (Optical Network Terminal光网络终端)和光配线网络构成。GEPON的工作模式为异步的时分多址模式，在上行业务中，OLT系统给每个用户一个传输数据的时隙，由ONT向OLT 发送上行数据。因时分多址的工作模式，故其上行数据是不连续的，是由一个个突发数据组成。GEPON系统由于各个ONT的位置不同、距离不同、光线路状态不同，因此其光纤中的传输损耗就不同，由于各个数据包在光纤网络中都是以光信号为载体，从而造成OLT接收到的各个数据包光功率大小各异。这就要求OLT对上行突发光信号进行光功率的监控，发现异常能够告警。OLT设备可以分为光电模块和系统上位机两个部分，光电模块完成光电信号的转换，同时提供光电性能的监控与告警。现有技术对接收到的突发上行数据包的光功率大小进行监控而产生的监控信号为RSSI (Received Signal Strength hdication接收端信号强度指示)信号。可编程逻辑阵列PLA (Programmable Logic Array),于20世纪70年代中期出现，它是由可编程的与阵列和可编程的或阵列组成。PLA的配置数据决定了 PLA内部阵列的互连关系和逻辑功能，改变这些数据，也就改变了器件的逻辑功能。现在单片机技术的发展日新月益，功能越来越强大，很多微处理器产品系列中都增加了 PLA的功能。目前的光通信市场竞争越来越激烈，通信设备要求的体积越来越小，接口板包含的接口密度越来越高。传统的光接收机和光发射机分离的光模块，因其体积较大，已经很难适应现代通信设备的要求。因此小封装光收发模块因其体积小、材料成本低、功耗低等特点代表了新一代光通信器件的发展趋势，是下一代高速网络的基石。如图1所示，为现有技术中OLT单通道光接收机的RSSI监控装置结构示意图。当 ONT上行突发光信号输入到OLT光接收机后，光接收机将光信号转换为电信号作为数据向后续系统输出；RSSI监控电路将该电信号转换为与输入光功率大小成比例的模拟电压；而后采样保持电路将该模拟电压保持，以供微处理器中的模数转换器进行采集；模数转换器将该模拟电压转换为二进制编码的监测光功率值，完成采集过程；最后该监测光功率值储存在存储单元上供上位机读取。由于ONT的发光时隙是OLT上位机决定的，故RSSI监控电路的控制信号RSSI Trigger (接收端信号强度指示触发信号)也由上位机给出，如此才能与ONT的工作状态相对应。RSSI Trigger发送到采样保持电路，用于控制该采样保持电路工作与否；RSSI Trigger还发送到微处理器的中断输入管脚，用于控制模数转换器的工作与否。CSFP MSACCompact Sma11-Form-Factor Pluggable Multi Source Agreement 密集小封装可插拔多源协议)国际联盟定义了新的小型化可插拔封装标准CSFP，通过利用高度集成的可接收也可发送光信号的双向光学组件，大大减少了光模块的元器件成本、体积以及功耗。双通道的CSFP封装的光模块则更进一步，同时使用两个双向光学组件来实现原来同一外型尺寸下两个通道的双向收发。双通道光模块相对于传统的单通道光模块而言， 并没有很大的不同原来的单通道光模块是依次将光接收机、RSSI监测电路、采样保持电路及微处理器中的模拟数字转换器和存储单元连接起来，由上位机给采样保持电路和微处理器以RSSI Trigger ；而双通道光模块不过是将两个单通道光模块的模数转换器和存储单元由一个微处理器统一供给，并由一个上位机给出两个通道各自的RSSI Trigger而已。双通道的好处是增加了端口密度，提高了数据吞吐量，从而降低了网络设备成本。微处理器的中断系统用于对内部或外部的突发事件及时地作出响应，并执行相应的程序。为了使光模块芯片稳定工作，现有的光模块芯片的中断触发一般是电平触发。电平触发是持续触发，中断标志寄存器不锁存中断请求信号，这样当中断请求被阻塞而没有得到及时响应时，该次中断请求将丢失。故要使电平触发的中断被单片机响应并执行，必须保证外部中断源输入的电平维持到中断被执行为止。在单片机的实际应用中，单片机的中断信号不仅用来做中断触发，还用来控制其它传感器或采样保持等电路的工作。比如在上述RSSI监测装置中，作为中断触发信号的RSSI Trigger同时还控制着采样保持电路。因此RSSI Trigger受到突发接收光包长度的限制，最小脉冲宽度只有300ns。这就造成有其他系统应用要求的RSSI Trigger和微处理器要求得中断触发信号足够长相冲突。特别是在CSFP封装的双通道光模块应用中，两通道的接收功率监测都依赖于微处理器的中断处理执行程序；但是一般光模块内部只有一个微处理器，不能同时执行两个中断处理执行程序，这样就不能同时进行两通道的接收功率监测操作。现有技术中，双通道光模块的接收功率监测电路往往在给第一个通道一个RSSI Trigger后，第二个通道的RSSI Trigger必须间隔一定的时间给出，以保证不会与第一个 RSSI Trigger的中断处理执行程序冲突。若RSSI Trigger时序不满足光模块要求，则双通道光模块的接收功率监测很可能就不能成功执行操作。这就对系统上位机产生了特定RSSI Trigger时序的要求，缺乏广泛适应性，限制了双通道光模块的使用范围，同时有严格要求的时序也容易出错，一旦出错则无法实现中断功能。
发明内容
针对上述问题，本发明的目的在于，提供一种用于双通道光模块的RSSI Trigger 处理装置，使双通道光模块能够同时接收两个通道的RSSI Trigger，进而降低对系统上位机RSSI Trigger时序的要求，同时减少因RSSI Trigger时序出错而产生的问题，提高系统
稳定性。本发明的目的通过以下的技术方案来实现一种双通道光模块RSSI Trigger处理装置，包括第一光接收机、第一 RSSI监测电路、第一采样保持电路、第二光接收机、第二 RSSI监测电路、第二采样保持电路、微处理器、上位机，还包括第一中断保持电路、第二中断保持电路；上位机发送第一 RSSI Trigger到第一中断保持电路，第一中断保持电路对第一 RSSI Trigger进行保持处理后再将第一 RSSI Trigger发送到微处理器的第一中断管脚；上位机发送第二 RSSI Trigger到第二中断保持电路，第二中断保持电路对第二 RSSITrigger进行保持处理后再将第二 RSSI Trigger发送到微处理器的第二中断管脚。进一步的，所述中断保持电路包括二极管Q、电阻R、电容C ；来自上位机的RSSI Trigger发送到二极管Q正极，二极管Q负极向微处理器的中断管脚输出中断触发信号；电容C 一端连接二极管Q负极，电容C另一端接地；电阻R并联在电容C两端。使用微处理外部的集成电路作为中断保持电路，好处是这类集成电路技术成熟，稳定性高，出错需要更换时的维护成本较低。又进一步的，所述中断保持电路包括或门、与门；来自上位机的RSSI Trigger发送到或门一端输入端，或门另一端输入端连接与门输出端，或门输出端向微处理器的中断管脚输出中断触发信号；该中断触发信号还发送到与门一端输入端，与门另一端输入端接收来自微处理器内部的寄存器电平。使用微处理器内部自带的PLA和寄存器等功能来作为中断保持电路，好处是集成度高，反应灵敏，生产成本低廉，也不会增加封装面积。本发明的有益效果在于本发明通过双通道光模块RSSI Trigger处理装置对上位机给出的RSSI Trigger进行保持处理，可以同时保持两路RSSI Trigger的状态，使一路光收发通道进入RSSI采样中断处理后，能够同时保持另一路光收发通道的RSSI Trigger 状态，避免了双通道光模块不同通道间RSSI Trigger时间上的冲突，进而降低对系统上位机RSSI Trigger时序的要求，同时减少因RSSI Trigger时序出错而产生的问题，提高系统稳定性。在具体实现中断保持电路时，采用集成电路来实现则系统稳定性高，维护成本低； 采用逻辑电路来实现则生产成本低，集成度高，反应灵敏，不会增加封装面积。
图1是现有技术中OLT单通道光接收机的RSSI监控装置结构示意图； 图2是本发明的双通道光模块RSSI监控装置结构示意图3是本发明的中断保持电路的一个具体实施例的集成电路结构图； 图4是本发明的中断保持电路的又一个具体实施例的逻辑电路结构图。
具体实施例方式本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。本说明书(包括任何权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。同时本说明书中对替代特征的描述是对等同技术特征的描述，不得视为对公众的捐献。本说明书(包括任何权利要求、摘要和附图)中用语若同时具有一般含义与本领域特有含义的，如无特殊说明，均定义为本领域特有含义。下面结合附图和实施例对本发明进一步说明。如图2所示，为本发明的双通道光模块RSSI监控装置结构示意图。由于双通道光模块是将两个独立的单通道光模块共享一个微处理器和一个上位机而成，因此其结构与图 1中传统的单通道OLT光模块的电路结构基本相同。以第一通道为例，当ONT上行突发光信号输入到OLT第一光接收机后，第一光接收机将光信号转换为电信号作为数据向后续系统输出；第一 RSSI监控电路将该电信号转换为与输入光功率大小成比例的模拟电压；而后第一采样保持电路将该模拟电压保持，以供微处理器中的第一模数转换器进行采集；第一模数转换器将该模拟电压转换为二进制编码的监测光功率值，完成采集过程；最后该监测光功率值储存在第一存储单元上供上位机读取。由于ONT的发光时隙是OLT上位机决定的， 故第一 RSSI监控电路的控制信号第一 RSSI Trigger (接收端信号强度指示触发信号)也由上位机给出，如此才能与ONT的工作状态相对应。第一 RSSI Trigger发送到第一采样保持电路，用于控制该第一采样保持电路工作与否；第一 RSSI Trigger还发送到微处理器的第一中断输入管脚，用于控制第一模数转换器的工作与否。第二通道的工作过程与第一通道相同，不再赘述。由于双通道光模块共享了微处理器和上位机，因此当分属两个通道的不同的RSSI Trigger在时间上有冲突时，将会造成信号丢失，现有技术对上位机有产生RSSI Trigger 的严格要求。本发明为了解决这个问题，在微处理器的中断管脚前增加了中断保持电路， 即在双通道光模块中增加了第一中断保持电路、第二中断保持电路；第一中断保持电路接收来自上位机的第一 RSSI Trigger并对第一 RSSI Trigger进行保持处理后再将第一 RSSI Trigger发送到微处理器的第一中断管脚；第二中断保持电路接收上位机发送的第二 RSSI Trigger并对第二 RSSI Trigger进行保持处理后再将第二 RSSI Trigger发送到微处理器的第二中断管脚。这两个中断保持电路的作用是将RSSI Trigger的高电平保持足够长的时间，以供微处理器在处理完另一个通道的RSSI中断请求后，再来处理本通道的RSSI中断请求。增加了这两个中断保持电路后，双通道光模块不在需要严格要求的RSSI Trigger, 从而降低了对上位机的要求；同时两个通道的RSSI Trigger可分别独立接收，不会再产生冲突，增加了系统稳定性。当然，不仅双通道光模块可以使用中断保持电路，多通道光模块也是一样的，只需要一个中断保持电路针对微处理器的一个中断输入管脚便可。根据本发明的一个实施例，中断保持电路可以是微处理器外部的集成电路，如图3 所示。来自上位机的RSSI Trigger信号输入到二极管Q的正极，二极管Q的负极向微处理器的中断输入管脚输出中断触发信号。电容C 一端连接二极管Q负极，另一端接地。电容 C的作用是电平采样保持，当高电平的RSSI Trigger通过时，不断给电容C充电，使之达到与RSSI Trigger相同的高电平；当RSSI Trigger变成低电平时，由于二极管Q的隔离作用，电容C并不会迅速放电，而是继续保持高电平状态，作为中断触发信号提供给微处理器的中断输入管脚。电阻R并联到电容C两端，用于给电容C缓慢放电，起到泄流作用，使下一个RSSI Trigger能够被电容C采样到，泄流电阻R的阻值一般在几百K级或几百M级欧姆之间，通过选择R的阻值，可以调节采样电容C的保持时间，使该保持时间既大于一次中断处理执行程序的时间，又小于连续两次RSSI Trigger的最小触发周期，具体的阻值本领域的技术人员可根据具体的实际应用环境调试得出。根据本发明的另一个实施例，中断保持电量也可以是由微处理器内部的PLA组成的逻辑电路，如图4所示。现在一般的微处理器都自带PLA，通过对微处理器的编程可以实现不同的逻辑电路结构。本实施例的逻辑电路再利用微处理器必备的寄存器可以方便的实现中断保持电路的功能。或门的一端输入端输入RSSI Trigger，或门的另一端输入端连接与门的输出端，或门的输出端则向微处理器的中断输入管脚输出中断触发信号，或门输出端同时还连接到与门的一端输入端，与门的另一端输入端则输入寄存器电平。这样，在微处理器初始化时，寄存器电平设置为高电平，此时没有RSSI Trigger进入，故或门输出低电平，寄存器高电平和或门输出的低电平经过与门的与运算后，输出低电平给或门；或门对 RSSI Trigger低电平和与门输出的低电平进行或运算，继续输出低电平。接着，若中断保持电路有RSSI Trigger输入，则或门对RSSI Trigger高电平和与门输出的低电平进行或运算，则输出高电平的中断触发信号，该中断触发信号一方面输出到微处理器的中断输入管脚，另一方面还输出到与门一端输入端；与门对中断触发信号和寄存器高电平进行与运算，输出高电平；在RSSI Trigger消失后，与门输出的高电平一直持续输出给或门，则或门也一直持续输出高电平。直到微处理器接收到或门输出的高电平的中断触发信号，微处理器将寄存器的电平调为低电平，此时与门则输出低电平；或门由此也输出低电平。当微处理器中断处理完成之后，再次将寄存器电平调为高电平，使本实施例的中断保持电路回到一开始的初始状态，准备重新接收下一个RSSI Trigger。应当说明的是，本实施例中的所谓的寄存器电平并非只有寄存器可以提供，任何微处理器可以有效控制电平的部件均可以提供，比如芯片使能管脚等控制管脚均可。本实施例中的微处理器可以是市面上任何自带PLA 功能的微处理器芯片，比如美国ADI公司ADuC7020微处理器。
权利要求
1.一种双通道光模块RSSI Trigger处理装置，包括第一光接收机、第一 RSSI监测电路、第一采样保持电路、第二光接收机、第二 RSSI监测电路、第二采样保持电路、微处理器、 上位机，其特征在于还包括第一中断保持电路、第二中断保持电路；上位机发送第一 RSSI Trigger到第一中断保持电路，第一中断保持电路对第一 RSSI Trigger进行保持处理后再将第一 RSSI Trigger发送到微处理器的第一中断管脚；上位机发送第二 RSSI Trigger到第二中断保持电路，第二中断保持电路对第二 RSSI Trigger进行保持处理后再将第二 RSSI Trigger发送到微处理器的第二中断管脚。
2.根据权利要求1所述一种双通道光模块RSSITrigger处理装置，其特征在于所述中断保持电路包括二极管Q、电阻R、电容C ；来自上位机的RSSI Trigger发送到二极管Q 正极，二极管Q负极向微处理器的中断管脚输出中断触发信号；电容C 一端连接二极管Q负极，电容C另一端接地；电阻R并联在电容C两端。
3.根据权利要求1所述一种双通道光模块RSSITrigger处理装置，其特征在于所述中断保持电路包括或门、与门；来自上位机的RSSI Trigger发送到或门一端输入端，或门另一端输入端连接与门输出端，或门输出端向微处理器的中断管脚输出中断触发信号；该中断触发信号还发送到与门一端输入端，与门另一端输入端接收来自微处理器内部的寄存器电平。
全文摘要
本发明公开了一种双通道光模块RSSI Trigger处理装置，通过在现有的双通道光模块中增加中断保持电路，可以同时保持两路RSSI Trigger的状态，使一路光收发通道进入RSSI采样中断处理后，能够同时保持另一路光收发通道的RSSI Trigger状态，避免了双通道光模块不同通道间RSSI Trigger时间上的冲突，进而降低对系统上位机RSSI Trigger时序的要求，同时减少因RSSI Trigger时序出错而产生的问题，提高系统稳定性。
文档编号H04B10/12GK102355609SQ20111031543
公开日2012年2月15日 申请日期2011年10月18日 优先权日2011年10月18日
发明者宋岩, 王一林, 贺诗东 申请人:成都优博创技术有限公司