中的每一个与SoC的核心相关联。
[0100] 在示例中，所述分组交换部分用于将边带数据作为第一分组来进行通信。
[0101] 在示例中，所述分组交换部分用于将针对建立所述电路交换通道的预留请求作为 第二分组来进行通信。
[0102] 在一个示例中，一种方法包括：在NoC的分组部分中，确定从源逻辑发布到目的 地逻辑的预留请求在存储于在所述源逻辑和目的地逻辑之间耦合的多个路由器的缓冲器 中的多个预留请求中具有最高优先级；以及在所述NoC的电路部分中，建立所述源逻辑和 目的地逻辑之间的电路交换通道，以使得能够在所述源逻辑和目的地逻辑之间进行数据通 ?目。
[0103] 在示例中，所述NoC是源同步混合分组/电路交换NoC。
[0104] 在示例中，所述方法还包括：响应于所述目的地逻辑中接收到所述数据通信的第 一分组，开始将要被传递到源逻辑的第一确认信号中的跃迀。
[0105] 在示例中，所述方法还包括：响应于接收到所述第一确认信号中的跃迀，来更新在 所述源逻辑中的信用值。
[0106] 在示例中，所述方法还包括：使得所述源逻辑能够在接收到所述第一确认信号中 的跃迀之前将多个分组传递到所述目的地逻辑。
[0107] 在一个示例中，一种装置包括：用于执行如任意一个或多个上述示例中的任意一 个所要求保护的方法的单元。
[0108] 在另一个示例中，一种机器可读存储介质包括机器可读指令，当所述指令被执行 时，用于实现如任意一个或多个上述示例中的任意一个所要求保护的方法。
[0109] 在一个示例中，一种系统包括：SoC，其包括多个核心，每一个核心与源同步NoC的 路由器相关联，所述路由器中的每一个包括：一组输入端口和一组输出端口，所述输入端口 和输出端口中的每一个具有电路交换部分和分组交换部分，其中在源核心和目的地核心之 间的分组交换部分将建立电路交换通道，以用于基于控制流信号跃迀来对电路交换数据进 行通信；以及耦合到所述SoC的非易失性存储设备。
[0110] 在示例中，第一分组交换部分用于生成第一分组控制流信号中的跃迀以指示从第 一分组交换部分到第二分组交换部分的分组的传输，以及第二分组交换部分用于生成第二 分组控制流信号中的跃迀以指示准备好用于另一分组的接收。
[0111] 在示例中，第一电路交换部分用于生成第一电路控制流信号中的跃迀以指示所述 电路交换数据的第一数据段的到达，以及生成第二电路控制流信号中的跃迀以指示所述电 路交换数据的通信的完成。
[0112] 在示例中，包括SoC的处理器被并入到用户设备支持触摸的设备中。
[0113] 在另一示例中，一种系统包括显示器和存储器，并且包括一个或多个上述示例中 的处理器。
[0114] 实施例可以用于多种不同类型的系统中。例如，在一个实施例中，通信设备可以被 布置为执行本文描述的各种方法和技术。当然，本发明的范围不限于通信设备，而是相反， 其它实施例可以针对用于处理指令的其它类型的装置，或者针对包括指令的一个或多个机 器可读介质，所述指令响应于在计算设备上执行而使得设备执行本文描述的一种或多种方 法和技术。
[0115] 实施例可以在代码中实现，并且可以存储于其上存储有指令的非暂时性存储介 质上，所述指令可以用于对系统进行编程以执行指令。存储介质可以包括但不限于，任 意类型的盘，包括软盘、光盘、固态驱动（SSD)、压缩盘只读存储器（⑶-R0M)、可重写压缩 盘（CD-RW)以及磁光盘；半导体设备，例如只读存储器（R0M)、随机存取存储器（RAM)(如 动态随机存取存储器（DRAM)、静态随机存取存储器（SRAM))、可擦除可编程只读存储器 (EPROM)、闪速存储器、电可擦除可编程只读存储器（EEPROM)、磁卡或光卡，或适于存储电子 指令的任意其它类型的介质。
[0116] 虽然已经关于有限数量的实施例描述了本发明，但本领域的技术人员将理解其多 种修改和变化。随附的权利要求意图覆盖落入本发明的真正精神和范围内的所有这样的修 改和变化。
【主权项】
1. 一种装置，包括： 路由器，包括第一输入端口和第一输出端口，其中，所述路由器属于片上网络（NoC)，所 述路由器使得能够基于控制流信号中的跃迀来将分组从所述路由器传递到所述NoC的第 二路由器。2. 根据权利要求1所述的装置，其中，所述第一输入端口包括锁存器，其用于响应于在 所述第一输入端口中接收到的第一控制流信号中的跃迀，从所述第二路由器接收对请求的 传递。3. 根据权利要求2所述的装置，其中，所述第一输入端口响应于对所述请求的服务而 将第二控制流信号发送到所述第二路由器以指示准备好服务另一请求，并且打开所述锁存 器。4. 根据权利要求3所述的装置，其中，所述第二路由器在接收到所述第二控制流信号 中的跃迀之前，将多个分组传递到所述路由器，其中，所述第二路由器的信用级别是基于所 述第二控制流信号中的跃迀来进行更新的。5. 根据权利要求2所述的装置，其中，当被关闭时，所述锁存器防止在对所述请求进行 处理期间将新的分组插入到所述第一输入端口中。6. 根据权利要求3所述的装置，其中，所述第一输入端口接收与所述第一流控制信号 中的跃迀相关联的分组，并且使所述第二流控制信号跃迀以指示准备好用于对另一分组的 接收。7. 根据权利要求4所述的装置，还包括缓冲器，其耦合在所述路由器和所述第二路由 器之间，以在将所述多个分组传递到所述路由器之前存储所述多个分组中的至少一个分 组。8. 根据权利要求1所述的装置，其中，所述路由器包括信用逻辑，其接收第一控制流 信号和第二控制流信号，并且基于所述第一控制流信号和所述第二控制流信号来生成第三 信号，以及基于所述第一控制流信号和所述第二控制流信号和所述第三信号来更新信用级 别。9. 根据权利要求8所述的装置，其中，所述第三信号是响应于所述第一控制流信号中 的跃迀的第一值以及是响应于所述第二控制流信号中的跃迀的第二值。10. 根据权利要求8所述的装置，其中，所述信用逻辑使得所述第二路由器能够在接收 到所述第二控制流信号中的第一跃迀之前传递所述请求，并且在所述信用级别小于阈值时 防止所述第二路由器对所述请求的传递。11. 根据权利要求1所述的装置，其中，所述NoC是源同步混合分组/电路交换NoC。12. 根据权利要求1所述的装置，其中，所述路由器以第一频率和第一电压来进行操 作，并且所述第二路由器以第二频率和第二电压来进行操作。13. -种装置，包括： 多个路由器，所述多个路由器中的每一个具有一组输入端口和一组输出端口，所述输 入端口和所述输出端口中的每一个具有电路交换部分和分组交换部分，其中，在源逻辑和 目的地逻辑之间的所述一组输入端口和所述一组输出端口中的多个的所述分组交换部分 在所述源逻辑和目的地逻辑之间建立电路交换通道，以基于控制流信号跃迀来对电路交换 数据进行通信，其中，所述多个路由器根据源同步协议来进行操作。14. 根据权利要求13所述的装置，其中，所述分组交换部分中的每一个包括存储请求 的缓冲器，其中，所述请求的优先级在所述分组交换部分中的每一个处是能够变化的。15. 根据权利要求14所述的装置，其中，所述缓冲器包括多个条目，所述多个条目中的 每一个条目存储与所述请求中的一个请求相关联的方向信息，并且其中，通过将在第一优 先级请求存储在具有最高优先级的缓冲器的能够使用的条目中来维护全局优先级顺序。16. 根据权利要求15所述的装置，还包括： 第一选择器，其耦合到所述缓冲器的输入；以及 写入指针逻辑，用于控制所述第一选择器，其中，所述写入指针逻辑包括Gray计数器， 用于选择所述缓冲器的在其中写入所述方向信息的条目； 第二选择器，其耦合到所述缓冲器的输出；以及 读取指针逻辑，用于控制所述第一选择器，其中，所述读取指针逻辑包括Gray计数器， 用于选择所述缓冲器的从其中读取所述方向信息的条目。17. 根据权利要求13所述的装置，其中，当第一请求在所述源逻辑和所述目的地逻辑 之间的所述分组交换部分的每一个中具有最高优先级时，建立所述电路交换通道以用于与 所述第一请求相关联的数据的通信。18. 根据权利要求17所述的装置，其中，所述电路交换通道响应于所述电路交换通道 的建立，来对电路交换数据通信的多个数据段进行通信。19. 根据权利要求18所述的装置，其中，所述电路交换通道用于对以下项进行通信：第 一电路控制流信号，其用于指示跟随有至少一个额外数据段的多个数据段的第一数据段的 到达；第二电路控制流信号，其用于指示所述电路交换数据通信的完成；以及第三电路控 制流信号，其用于指示在所述源逻辑中接收到所述多个数据分组的每一个数据段。20. 根据权利要求13所述的装置，其中，所述多个路由器中的每一个与片上系统（SoC) 的核心相关联。21. 根据权利要求13所述的装置，其中，所述分组交换部分将边带数据作为第一分组 来进行通信。22. 根据权利要求20所述的装置，其中，所述分组交换部分将用于建立所述电路交换 通道的预留请求作为第二分组来进行通信。23. -种方法，包括： 在片上网络（NoC)的分组部分中，确定从源逻辑发布到目的地逻辑的预留请求在存储 于在所述源逻辑和所述目的地逻辑之间耦合的多个路由器的缓冲器中的多个预留请求中 具有最尚优先级；以及 在所述NoC的电路部分中，在所述源逻辑和所述目的地逻辑之间建立电路交换通道， 以使得能够在所述源逻辑和所述目的地逻辑之间进行数据通信。24. 根据权利要求23所述的方法，其中，所述NoC是源同步混合分组/电路交换NoC。25. 根据权利要求23所述的方法，还包括响应于在所述目的地逻辑中接收到所述数据 通信的第一分组，开始要被传递到所述源逻辑的第一确认信号中的跃迀。26. 根据权利要求25所述的方法，还包括：响应于接收到所述第一确认信号中的跃迀， 来更新所述源逻辑中的信用值。27. 根据权利要求26所述的方法，还包括：使得所述源逻辑能够在接收到所述第一确 认信号中的跃迀之前将多个分组传递到所述目的地逻辑。28. -种系统，包括： 片上系统（SoC)，其包括多个核心，所述多个核心中的每一个核心与源同步片上网络 (NoC)的路由器相关联，所述路由器中的每一个包括： 一组输入端口和一组输出端口，所述输入端口和所述输出端口中的每一个具有电路交 换部分和分组交换部分，其中，源核心和目的地核心之间的所述分组交换部分建立电路交 换通道，以用于基于控制流信号跃迀来对电路交换数据进行通信；以及 耦合到所述SoC的非易失性存储设备。29. 根据权利要求28所述的系统，其中，第一分组交换部分生成第一分组控制流信号 中的跃迀以指示从所述第一分组交换部分到第二分组交换部分的分组的传输，以及所述第 二分组交换部分生成第二分组控制流信号中的跃迀以指示准备好用于对另一分组的接收。30. 根据权利要29所述的系统，其中，所述第一电路交换部分生成第一电路控制流信 号中的跃迀以指示所述电路交换数据的第一数据段的到达，以及生成第二电路控制流信号 中的跃迀以指示所述电路交换数据的通信的完成。
【专利摘要】在实施例中，路由器包括多个输入端口和输出端口，其中路由器属于源同步混合片上网络(NoC)，以使得能够基于在路由器之间传递的控制流信号中的跃迁，来在NoC的路由器之间进行通信。描述并要求保护其它实施例。
【IPC分类】H04L12/50
【公开号】CN105247817
【申请号】CN201380077035
【发明人】G·K·陈, M·A·安德斯, H·考尔, S·K·萨特帕西, R·K·克里希纳穆尔蒂
【申请人】英特尔公司
【公开日】2016年1月13日
【申请日】2013年6月28日
【公告号】EP3014818A1, US20150220470, WO2014209391A1