一种多路帧头检测的方法和装置的制造方法
【技术领域】
[0001]本发明涉及数字光通信领域的同步接收技术，尤其涉及一种多路帧头检测的方法和装置。
【背景技术】
[0002]随着承载网市场宽带需求的高速增长，核心路由器将推出100GbE(十万兆位以太网)端口，而100G (Gigabit，千兆比特)设备也是一个明确的发展方向，密集型光波复用(DWDM, Dense Wavelength Divis1n Multiplexing)设备必须支持 100G 的长距离传输。
[0003]帧同步技术在光通信中占据非常重要的位置，帧同步模块在光通信系统接收端的位置如图1所示。信号经过细均衡、频偏估计和相偏估计后进入帧同步模块，帧同步主要完成帧头标记功能，为后续的相位模糊补偿以及删除帧头训练序列操作提供帧头指示信息，同时指示系统的同步状态，反映信道条件的优劣。
[0004]帧同步技术是利用信号中插入的群同步码实现帧头的搜索及标记，群同步码的插入有集中插入和分散插入这两种方式，对应的插入信号分别称为码组和码元。根据不同的需求，光通信系统中对这两种方式均有使用，独立使用某一种或者将两者混合使用。100G帧同步方法中，有的是利用码组周期自相关特性进行帧头检测，有的是根据码元出现的周期性进行帧头检测。检测过程一般包括搜索和捕获这两个阶段，对应失步、同步两个状态，当检测到帧头之后标记帧头位置供后续相关模块使用。衡量帧同步方法优劣的指标有帧同步建立时间及同步后系统的稳定度，一个好的帧同步方法应该能够让系统快速同步，同步后如信道条件稳定，没有突发的信道恶化因素出现，则系统应工作稳定，不能频繁进入失步状
ο
[0005]传统的光通信帧同步方案如图2所示，该多通道数据传输的同步装置，用于将多路数据源中的多通道数据通过数据发送物理通路同步到接收端电路中，所述多路数据源中包括具有帧同步信号的帧头数据，所述装置包括一多通道数据同步电路，用于实现多通道数据传输同步，所述多通道数据同步电路包括接收帧头提取电路和多路数据同步电路，其中，接收帧头提取电路接收数据发送物理通路上的数据流，从中提取出帧头数据，发送给多路数据同步电路；所述多路数据同步电路根据接收帧头提取电路发送的帧头数据，利用该帧头数据中的帧同步信号将上述数据流转化为同步的数据流。
[0006]然而，怎样实现对光通信帧同步方案的不断优化，以实现快速同步、以及不断提高帧同步后系统的稳定度(即使信道环境相对稳定的条件下同步后系统发生失步的概率低)，一直是本领域技术人员长期面对的技术难题。
【发明内容】
[0007]为解决现有存在的技术问题，本发明期望提供一种多路帧头检测的方法和装置。
[0008]本发明提供了一种多路帧头检测的方法，所述方法包括:
[0009]对输入数据进行硬判决处理，得到接收序列；
[0010]将所述接收序列与本地预存的与各通道lane对应的帧头序列分别进行滑动相关运算，得到运算结果；
[0011]将所述运算结果与预设门限进行比较，得到门限判决结果；
[0012]根据所述门限判决结果进行帧头判定和lane判定。
[0013]其中，所述本地预存的对应所有lane的帧头序列中，各帧头序列的自相关性高于第一阈值，且任意两个帧头序列之间的互相关性低于第二阈值。
[0014]其中，所述对输入数据进行硬判决处理，得到接收序列，包括:
[0015]根据所述输入数据的样点符号位进行硬判决，样点符号位为0，硬判决结果为0，样点符号位为1，硬判决结果为1;硬判决结果组成所述接收序列。
[0016]其中，所述将接收序列与本地预存的与各通道lane对应的帧头序列分别进行滑动相关运算，得到运算结果，包括:
[0017]将所述接收序列分别与N条lane对应的N个帧头序列进行滑动异或并求和运算，所述异或并求和的长度与所述帧头序列的长度相同，所述运算结果为所述滑动异或并求和的结果；所述接收序列分别与N个帧头序列进行滑动异或并求和运算，得到N个运算结果；N为大于1的整数。
[0018]其中，所述将运算结果与预设门限进行比较，得到门限判决结果，包括:
[0019]将所述接收序列与第η个帧头序列进行滑动相关运算的运算结果，与预设的第一门限和第二门限分别进行比较，当所述运算结果大于等于第一门限时，得到所述门限判决结果为所述接收序列与所述第η个帧头序列反相；当所述运算结果小于等于第二门限时，得到所述门限判决结果为所述接收序列与所述第η个帧头序列未反相；0 < η < Ν，η为整数。
[0020]其中，所述根据门限判决结果进行帧头判定和lane判定，包括:
[0021]当所述运算结果小于等于第二门限时，判定所述接收序列所在的位置是帧头位置，并获取参与相应运算的第η个帧头序列所对应的lane号；否则，判定所述接收序列所在的位置不是帧头位置。
[0022]本发明还提供了一种多路帧头检测的装置，所述装置包括:硬判决单元、滑动相关单元、门限判决单元、帧头判定与通道lane判定单元，其中，
[0023]所述硬判决单元，用于对输入数据进行硬判决处理，得到接收序列；
[0024]所述滑动相关单元，用于将所述接收序列与本地预存的帧头序列进行滑动相关运算，得到运算结果；
[0025]所述门限判决单元，用于将所述运算结果与预设门限进行比较，得到门限判决结果;
[0026]所述帧头判定与lane判定单元，用于根据所述门限判决结果进行帧头判定和lane判定。
[0027]其中，所述本地预存的对应所有lane的帧头序列中，各帧头序列的自相关性高于第一阈值，且任意两个帧头序列之间的互相关性低于第二阈值。
[0028]其中，所述硬判决单元进一步用于，根据所述输入数据的样点符号位进行硬判决，样点符号位为0，硬判决结果为0，样点符号位为1，硬判决结果为1 ;硬判决结果组成所述接收序列。
[0029]其中，所述滑动相关单元进一步用于，将所述接收序列分别与N条lane对应的N个帧头序列进行滑动异或并求和运算，所述异或并求和的长度与所述帧头序列的长度相同，所述运算结果为所述滑动异或并求和的结果；所述接收序列分别与N个帧头序列进行滑动异或并求和运算，得到N个运算结果；N为大于1的整数。
[0030]其中，所述门限判决单元进一步用于，将所述接收序列与第η个帧头序列进行滑动相关运算的运算结果，与预设的第一门限和第二门限分别进行比较，当所述运算结果大于等于第一门限时，得到所述门限判决结果为所述接收序列与所述第η个帧头序列反相；当所述运算结果小于等于第二门限时，得到所述门限判决结果为所述接收序列与所述第η个帧头序列未反相；0 < η < Ν，η为整数。
[0031]其中，所述帧头判定与lane判定单元进一步用于，在所述运算结果小于等于第二门限时，判定所述接收序列所在的位置是帧头位置，并获取参与相应运算的第η个帧头序列所对应的lane号。
[0032]本发明所提供的一种多路帧头检测的方法和装置，能够使光通信的两个节点快速建链通信，抗干扰能力强(信道环境相对稳定的条件下同步后系统发生失步的概率低)，满足信道频偏范围多变的需求，具有帧同步实现简单，硬件容易实现，同步性能稳定等优点。
[0033]由于相关接收用的N个码组序列自相关性非常强，而互相关性很低，这样避免了漏检及虚警的发生，提高了同步的快速性和可靠性；通过对码组序列的差异化处理，在检测到帧头和lane号的同时估计出了链路的大频偏值，加快了大频偏的补偿时间，缩短了系统的建链时间；本地预存四套相关序列，分别对应四种不同的lane，可有效消除各个lane间的干扰对相关检测的影响。
【附图说明】
[0034]图1为