异步串行数据采集装置以及异步串行数据采集方法
【技术领域】
[0001]本发明涉及异步串行数据采集装置以及异步串行数据采集方法。
【背景技术】
[0002]在异步串行通信中，不存在像传送时钟的信号线那样，用于一直采取串行数据的同步的控制用信号线。因此，在各通信电路内基于通信用的时钟生成波特率来进行通信。当然，在各信号电路内生成的波特率中产生误差。波特率的误差表现为串行数据的采集时刻的误差。
[0003]在以往的异步串行通信中，作为一个例子如图7所示，在接收电路内生成的波特率的上升沿(被固定化的时刻)处对接收数据进行取样。而且，各通信电路间的波特率的误差通过在停止位检测时对在接收电路内生成的波特率的高电平区间进行调整来修正。
[0004]另外，在专利文献1中，作为为了抑制波特率的误差的技术公开了对使接收数据同步化的同步时钟的输出进行控制的同步电路。在该同步电路中，在检测时钟的上升沿和下降沿检测出接收数据的开始位置，输出上升沿以及下降沿中接近开始位置的检测的一方的同步时钟。
[0005]专利文献1:日本特开2000 - 216834号公报
[0006]在采用了以数十kHz量级的时钟即低速的时钟取样的方式的情况下，作为一个例子如图9 (在图9所示的例子中，是38.4kHz的时钟)所示，具有根据输入起始位的时刻，起始位的检测最大延迟1个时钟的量的问题点。
[0007]另一方面，在专利文献1所记载的技术中，由于需要在上升沿动作的电路和在下降沿动作的电路，所以生成波特率的计数器的电路规模倍增。
[0008]另外，作为抑制串行数据的采集时刻的误差的技术，也考虑根据是在时钟的哪个边沿检测出的来动态切换全部的动作时钟边沿的取样方式。但是，在利用作为当前的主流的RTL(Register Transfer Level:寄存器传输级)的同步设计(例如，以在时钟的上升采集数据为前提的设计)、以同步设计为前提的静态时序分析(STA)中不推荐该方式。况且，需要难易度较高的设计、验证。
【发明内容】
[0009]本发明是为了解决上述问题点而完成的，目的在于提供能够以简易的结构抑制串行数据的采集时刻的误差的异步串行数据采集装置以及异步串行数据采集方法。
[0010]为了实现上述目的，技术方案1所记载的异步串行数据采集装置包含:计数器，其对输入时钟的次数进行计数，其中上述时钟对包含起始位的串行数据的采集时刻进行规定；以及变更部，其根据输入了上述起始位的时刻的上述时钟的迀移，来变更由上述计数器计数的与上述起始位对应的计数值的上限值。
[0011]为了实现上述目的，技术方案5所记载的异步串行数据采集方法包含:对输入时钟的次数进行计数，其中上述时钟对包含起始位的串行数据的采集时刻进行规定；以及根据输入了上述起始位的时刻的上述时钟的迀移，来变更与上述起始位对应的计数值的上限值。
[0012]根据本发明，得到能够以简易的结构抑制串行数据的采集时刻的误差的效果。
【附图说明】
[0013]图1是表示实施方式所涉及的异步串行数据采集装置的结构的一个例子的框图。
[0014]图2是表示实施方式所涉及的异步串行数据采集装置所包含的起始位检测电路以及检测时刻辨别电路的结构的一个例子的电路图。
[0015]图3是表示在实施方式所涉及的异步串行数据采集装置中在比时钟的上升沿率先在时钟的下降沿检测出起始位的情况下的信号的迀移状态的一个例子的时序图。
[0016]图4是表示在实施方式所涉及的异步串行数据采集装置中在比时钟的下降沿率先在时钟的上升沿检测出起始位的情况下的信号的迀移状态的一个例子的时序图。
[0017]图5是表示由实施方式所涉及的异步串行数据采集装置执行的计数处理的流程的一个例子的流程图。
[0018]图6是表示实施方式所涉及的异步串行数据采集装置的结构的变形例的框图。
[0019]图7是表示在停止位检测时对接收电路内的波特率的误差进行修正的情况下的接收数据、发送电路内的波特率、以及接收电路内的波特率的迀移状态的一个例子的时序图。
[0020]图8是表示高速的时钟与接收数据的对应关系的一个例子的时序图。
[0021]图9是表示低速的时钟与接收数据的对应关系的一个例子的时序图。
【具体实施方式】
[0022]以下，参照附图，对用于实施本发明的方式例进行详细说明。
[0023]作为一个例子如图1所示，异步串行数据采集装置10是以异步按照每1帧来采集串行数据的装置，包含低速振荡电路12、计数器14、变更部16、以及接收数据采集部18。此夕卜，所谓的1帧的量的串行数据例如是指包含Μ位的起始位、N( ^ M)位的数据位、Μ位的奇偶校验位、以及Μ位的停止位的数据。
[0024]低速振荡电路12作为规定串行数据的采集时刻的时钟生成38.4kHz的时钟并输出。
[0025]计数器14与低速振荡电路12连接，对从低速振荡电路12输入时钟的次数进行计数。应予说明，在本实施方式中，按照每1个时钟对计数值加1，通过计数器14从“0”计数至lj“2”或者“3”。
[0026]变更部16根据输入了起始位的时刻的时钟的迀移，来变更由计数器14计数的与起始位对应的计数值的上限值。应予说明，所谓的时钟的迀移是指时钟的上升以及下降。另夕卜，在本实施方式中，根据输入了起始位的时刻的时钟的迀移，作为计数值的上限值选择性地采用“2”和“3”。
[0027]变更部16包含起始位检测电路20、检测时刻辨别电路22、以及减法电路24。起始位检测电路20以及检测时刻辨别电路22与低速振荡电路12连接，被输入时钟。
[0028]向起始位检测电路20输入接收数据。在这里，所谓的接收数据例如是指向异步串行数据采集装置10的输入端口(省略图示)输入的串行数据。起始位检测电路20与低速振荡电路12连接，在时钟的上升沿和下降沿中的输入了起始位的时刻先输入的边沿检测起始位。而且，起始位检测电路20与检测时刻辨别电路22连接，若检测到起始位，则将表示检测出起始位的起始位检测信号输出至检测时刻辨别电路22。
[0029]另外，起始位检测电路20与计数器14连接，若在上升沿检测出起始位，则将指示计数的开始的计数开始信号输出至计数器14。若计数器14被输入计数开始信号，则从“0”开始计数。
[0030]此外，在本实施方式中，时钟的上升是本发明所涉及的第一迀移的一个例子，时钟的下降是本发明所涉及的第二迀移的一个例子。
[0031]检测时刻辨别电路22辨别是否是在时钟的上升沿以及下降沿中的下降沿率先检测出起始位。检测时刻辨别电路22与计数器14以及减法电路24连接，在辨别出在下降沿率先检测出起始位的情况下，将减法指示信号输出至减法电路24。减法指示信号是指示对计数值的上限值减去1的信号。
[0032]减法电路24与计数器14连接，被输入计数值。减法电路24基于输入的减法指示信号以及计数值，将指示对计数器14的计数值进行清除的(将计数值返回到“0”)计数清除信号输出至计数器14以及检测时刻辨别电路22。若计数器14被输入计数清除信号，则对计数值进行清除。若检测时刻辨别电路22被输入计数清除信号，则对减法指示信号进行清除。应予说明，在对被输入了减法指示信号的状态的减法电路24输入了将计数值的上限值(例如，“3”)减去1所得的计数值(例如，“2”)的情况下，由减法电路24输出计数清除信号。另外，若对减法指示信号进行清除，则在此以后，每当从计数器14向减法电路24输入计数值的上限值(例如，“3”)就由减法电路24输出计数清除信号。
[0033]接收数据采集部18包括移位寄存器26以及接收寄存器28。移位寄存器26与低速振荡电路12、计数器14