一种矢量网络分析仪的四通道压缩感知数字接收机信号处理方法
【技术领域】
[0001] 本发明涉及测试技术领域，特别涉及一种矢量网络分析仪的四通道压缩感知数字 接收机信号处理方法。
【背景技术】
[0002] 伴随着互联网、通信等行业的快速发展，微波毫米波器件的地位也越来越重要。为 保证产品的质量，在设计、生产和测试等各个阶段都需要对器件的网络参数特征（即S参数） 进行测量，矢量网络分析仪广泛的应用于这些领域。
[0003] 要想获取器件参数，需要通过仪器的接收机对信号进行采集和处理，接收机的性 能成为器件参数测量是否准确的关键技术之一。
[0004] 传统矢量网络分析仪的四通道接收机采用如图1所示的结构，被测信号首先经过 放大环节，对其进行调理，保证信号在模数转换器(ADC)的输入电压范围并充分利用该范 围，然后经过滤波环节，滤波高频噪声。经过滤波放大后对被测信号进行数字化，使用高速 模数转换器(ADC)进行数据采集后，基于数字信号处理的相关理论，将量化的被测信号后进 行数字下变频、抽取和FIR滤波，得到数字IQ信号，供后续的处理使用。
[0005] 目前，矢量网络分析仪为了获得大的测试动态范围，更快的测试速度，通过提高模 数转换器(ADC)的采样速率获得数字信号，但信号测试仪器的成本也随之快速的增加，设计 的复杂度也增加了产品推出的时间周期。
[0006] 现在矢量网络分析仪动态范围已经达到了 130dB，为了获得更高的动态范围，需要 采用高速高分辨率的模数转化器(ADC)。即使前端所采用的ADC满足动态范围的指标要求， 由于矢量网络分析仪是四通道的采集，后端数字信号处理用的FPGA也必须与前端匹配，否 则被测信号将无法准确的得到，系统将无法完成S参数的测试。这种情况下，单纯通过使用 更高性能的模数转化器(ADC)和FPGA来实现更高性能的测试需求，无疑会很大的程度上增 加仪器的成本。
[0007] 单片的模数转化器和FPGA无法满足动态范围和数据处理速度的要求，现有的常用 解决方案是采用多片低性能ADC并行采样和多片FPGA并行处理的体系结构，主要原理是先 对被测信号进行N次延时处理，然后使用采样速率为f/的N片ADC对不同延时的信号进行采 集，接着将采集的信号传输到FPGA中进行信号拼接，得到采样为f s = Mf/的数字信号，实现 了尚米样速率的?目号米集。
[0008] 但这种方案由于器件的增加并未降低仪器的成本，同时由于需要在设计时考虑到 多片ADC采集时的一致性问题，对PCB布线等要求很高，增加设计所消耗的时间。
【发明内容】
[0009] 为解决现有技术的不足，本发明采用新的压缩采样体制，采样速率不仅仅由被测 信号的带宽决定，同时由信号的内在结构和所含有效信息共同决定，从而降低了对模数转 换器(ADC)采样速率的要求。
[0010] 本发明的技术方案是这样实现的：
[0011] -种矢量网络分析仪的四通道压缩感知数字接收机信号处理方法，四通道压缩感 知数字接收机由A、B、R1、R2四个模拟接收通道和压缩采样信号处理器组成，每个模拟接收 通道包括:增益调节滤波模块、混频器模块、随机信号生成器模块和积分器模块；
[0012] 在进行S参数测量期间，接收机通过六、8、1?1、1?2四个通道的连接器获取所需的被测 信号，然后经过增益调节滤波模块，对被测信号进行增益调节，使其在模数转换器的最佳量 程内，并对其进行低通滤波，滤除不需要的高频噪声；
[0013] 将通过增益调节滤波模块处理后的被测信号与随机信号生成器模块产生的随机 噪声进行混频操作，使用随机信号对被测信号进行解调，扩展其频谱；
[0014] 四路被测信号进行随机解调后进入积分器，将信号转变为频域稀疏信号，完成被 测信号的感知压缩过程；
[0015] 将四路被测信号变换为频域稀疏信号后，通过模数转换器获得压缩采样数据，然 后通过高速数据总线送入到压缩采样信号处理器；
[0016] 在压缩采样信号处理器中，需要先将从模数转换器得到数据进行信号重构，得到 原始信号，然后再设计信号处理流程，最终得到S参数。
[0017] 可选地，所述信号处理流程包括：
[0018] 步骤1:由压缩采样信号y(n)重构原始的被测信号x(n)，压缩采样信号
[0019] y(n) = Φ Ψα+e (1)
[0020] 其中，χ(η) = Ψα，Ψ用于将被测信号表示为稀疏信号的正交基，α是对应的系数矩 阵，e是测量误差；
[0021] 步骤2:利用数控振荡器产生的两路数字本振信号cos(coQnTs)和sin( COonTs)，将 步骤1中获得原始被测信号x(n)进行数字正交解调，得到解调后的输出信号XI(nWPx Q(n);
[0022] 步骤3:通过对解调信号^(1〇和抑(11)进行抽取和数字低通FIR滤波后获得所需要 的数字基带信号Kn)和Q(n);
[0023] 步骤4:通过数字检波算法可获得被测信号的幅度和相位信息，即
[0026] 步骤5:将提取的被测信号参数和重构后的原始信号存入到数据存取单元，供后续 的S参数计算时使用。
[0027] 可选地，所述步骤1中，采用凸优化方法进行求解：
[0029] 其中，是重构后的原始被测信号，δ不等式约束的误差容限。
[0030] 本发明的有益效果是：
[0031] (1)减少对模数转换器(ADC)采样速率的要求，降低了硬件设计的难度和成本；
[0032] (2)降低了数字信号处理部分(FPGA)与前端速率匹配的难度；
[0033] (3)在较低成本下，提高矢量网络分析仪的动态范围和扫描速度等指标。
【附图说明】
[0034] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。
[0035]图1为传统的四通道数字接收机原理框图；
[0036]图2为本发明的四通道压缩感知数字接收机原理框图；
[0037]图3为本发明的单通道被测信号数字处理过程图。
【具体实施方式】
[0038]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0039] 现有的矢量网络分析仪通过参考接收机和测量接收机获得测试信号，通过数字处 理算法处理后获得S参数。随着高动态范围的测试需求，多通道高速数据采集对模数转换器 (ADC)的采样速率的要求越来越高，对FPGA和DSP的数据处理速度也提出了更高的要求，否 则数据将丢失，矢量网络分析仪无法获得准确的S参数。
[0040] 本发明给出了一种四通道压缩感知数字接收机的信号处理方法，使得采样速率不 仅仅由被测信号的带宽决定，同时由信号的内在结构和所含有效信息共同决定，有效的降 低了数字接收机对模数转换器(ADC)采样速率的要求，减轻了后续FPGA和DSP的数据处理压 力，提高了矢量网络分析仪的测量速度。
[0041] 本发明旨在给出一种矢量网络分析仪的四通道压缩感知数字接收机的信号处理 方法，降低对模数转换器(ADC)采样速率的要求，可在较低的采样速率下恢复被测信号，完 成S参数的测试。
[0042]如图2所示，本发明的四通道压缩感知数字接收机由六、8、1?1、1?2四个模拟接收通道 和压缩采样信号处理器组成，其中压缩采样信号处