控制器区域网络总线驱动器及用于控制所述驱动器的方法
【专利说明】控制器区域网络总线驱动器及用于控制所述驱动器的方法
[0001]相关串请案的交叉参考
[0002]本申请案基于且主张2014年9月26日申请的第62/056，240号美国临时申请案的优先权，其由本发明的发明者转让给本发明的受让人且以引用的方式并入本文中。
技术领域
[0003]本发明涉及控制器区域网络(CAN)总线传输器，且特定来说，涉及减少共模波动的总线驱动器。
【背景技术】
[0004]控制器区域网络(CAN)总线标准ISO 11898经设计以允许装置使用2线总线彼此通信。ISO 11898标准以引用的方式并入本文中。总线上的数据信号是差分的，因此任何共模信号被理想地废止。所述标准主要应用于车辆中的通信，且可在总线上通信的装置的实例包含发动机控制单元、动力转向控制单元、安全气囊控制单元、音频系统控制单元、电动车窗控制单元等等。CAN总线标准也可应用于工业环境(例如，机械手控制单元)、娱乐环境(例如，视频游戏控制单元)及其它环境。
[0005]各种控制单元通常产生并行数据，且所述数据根据协议被封装在帧中且作为差分位信号在总线上串行传输。由所述标准指定冲突及仲裁规则。
[0006]本发明仅处理CAN中的总线驱动器(传输器)，其通常耦合到双绞线。
[0007]图1说明用于接收线12上的串行数据的特定装置的现有技术CAN总线驱动器10。在一个实例中，总线驱动器10接收线12上的逻辑0位，且栅极驱动器14产生用于接通PM0S晶体管16的低PGATE电压及产生用于接通NM0S晶体管18的高NGATE电压。因此，Vcc被施加到高侧总线线路20，且系统接地被施加到低侧总线线路22。线20及22经由任选反向电流阻挡二极管26及28以及总线端子CANH及CANL耦合到双绞线缆线24 (总线)。针对逻辑1位的电压差分应大于1.5伏特。此被称作显性状态。针对线12上的逻辑1位，晶体管16及18两者皆断开(高阻抗)，且120欧姆终端电阻器30及32使总线上的差分电压返回到0伏特。此被称作隐性状态。
[0008]各种装置将耦合到缆线24且也包含类似于驱动器10的总线驱动器。
[0009]共模电压(其等于CANH及CANL端子电压的平均)在从隐性状态到显性状态的转变期间及在从显性状态返回隐性状态的转变期间理想地保持恒定。共模电压的波动导致电磁发射(ΕΜΕ)，其在电子系统中是非所要的。
[0010]在从隐性状态到显性状态的转变期间，PM0S晶体管16应在与NM0S晶体管18完全相同的时间及以与NM0S晶体管18完全相同的速率接通以便于CANH及CANL端子电压的平均贯穿显性状态保持大约恒定。同样地，在从显性状态到隐性状态的转变期间，PM0S晶体管16应在与NM0S晶体管18完全相同的时间及以与NM0S晶体管18完全相同的速率断开。
[0011]在实际的电子装置中，很难确保不同类型(PFET对NFET)的两个不同开路漏极FET在完全相同的时间以完全相同的速率接通和断开。如果两个装置不以相同的速率接通或断开，那么共模电压大的改变可在转变期间出现，从而导致EME。CAN总线驱动器10极易产生大的共模变化。这是因为两个晶体管16及18在其接通和断开时充当高阻抗电流源，在此期间，两个晶体管16及18的栅极到源极电压(Vgs)为低且其漏极到源极电压(Vds)为高。在此条件下，共模负载为这两个晶体管的并联输出阻抗(加CAN总线上的CAN接收器的并联阻抗)。此导致可为几十千欧姆的高共模负载阻抗。在这些条件下，由PMOS晶体管16及NMOS晶体管18在接通或断开转变期间同时传导的电流的小分数差可导致一伏特或一伏特以上的共模电压波动。这在许多系统中针对ΕΜΕ考虑是不可接受的。
[0012]所需要的是受由主要驱动器晶体管在显性状态与隐性状态之间的转变期间所传导的不相等电流的较小影响的CAN驱动器。
【发明内容】
[0013]本发明涉及CAN总线驱动器，其中主要驱动器晶体管辅以互补源极跟随器驱动器。因为源极跟随器FET通过其源极而非其漏极驱动其相应CAN总线线路，所以其输出阻抗与开路漏极驱动器相比非常低。互补源极跟随器驱动器在主要驱动器FET接通稍前接通且在主要驱动器FET断开稍后断开，以提供在显性状态与隐性状态之间的转变期间低得多的共模负载阻抗，借此极大地减少从主要驱动器FET中的传导电流不匹配所产生的共模电压波动。
[0014]源极跟随器驱动器含有互补斜坡产生器电路，其产生高度匹配地相等且相反的两个上升及下降波形。良好匹配是可能的，因为集成电路技术使高度匹配的互补电流源及高度匹配的电容器成为可能。互补的上升及下降斜坡是通过将相等但相反的电流接入一对相匹配的电容器而产生。
[0015]当主要驱动器晶体管完全接通时，总线由主要驱动晶体管及其相应并联传导的源极跟随器驱动。
[0016]在另一实施例中，如果源极跟随器驱动器与主要驱动器FET同时切换则实现类似益处，原因是源极跟随器驱动器的低阻抗主导切换效果，但此精确定时在实际电路中是相对困难的。
【附图说明】
[0017]图1说明现有技术CAN总线驱动器。
[0018]图2说明根据本发明的一个实施例的CAN总线驱动器。
[0019]图3说明根据本发明的第二实施例的CAN总线驱动器，其中额外共源极FET以反并联方式与源极跟随器FET中的每一者连接以允许在实现相同总体输出驱动电流的情况下将主要驱动器FET做的更小。
[0020]图4说明根据本发明的第四实施例的CAN总线驱动器，其中排除图3中的主要驱动器FET，同时增加源极跟随器驱动器中的FET的大小以实现相同总体输出驱动电流。
【具体实施方式】
[0021]图2说明改进的CAN总线驱动器40，其中与图1中的元件等效的元件标有相同数字。驱动器40进一步包含上拉源极跟随器42及下拉源极跟随器44。
[0022]上拉源极跟随器42包含NM0S晶体管46，其漏极耦合到电源电压Vcc且其源极耦合到充当保护性高电压共源共栅装置的PM0S晶体管48的源极。PM0S晶体管48的漏极耦合到高侧总线线路20。PM0S晶体管48的栅极耦合到系统接地以将其接通，且NM0S晶体管46的栅极经耦合以接收由斜坡产生器50产生的控制电压。
[0023]下拉源极跟随器44包含PM0S晶体管52，其漏极耦合到系统接地且其源极耦合到充当保护性高电压共源共栅装置的NM0S晶体管54的源极。NM0S晶体管54的漏极耦合到低侧总线线路22。NM0S晶体管54的栅极耦合到系统电源电压Vcc以将其接通，且PM0S晶体管52的栅极经耦合以接收由斜坡产生器50产生的控制电压，其中针对PM0S晶体管52及NM0S晶体管46的控制电压互补，如由斜坡产生器50内的互补波形NSLW (N扭转)及PSLW (P扭转)所展示。
[0024]PM0S晶体管52与NM0S晶体管46相匹配以使得在两个晶体管接通或断开时其传导约相同电流。
[0025]高侧总线线路20耦合到主要驱动器56中的PM0S晶体管16的漏极，且低侧总线线路22耦合到主要驱动器56中的NM0S晶体管18的漏极。
[0026]因为NM0S晶体管46及PM0S晶体管52通过其源极而非其漏极驱动其相应CAN总线线路20/22，所以其输出阻抗与开路漏极驱动器相比非常低。由于由总线线路20或22上的波动导致的Vgs的任何改变产生通过晶体管的电流的大的改变，因此输出阻抗低。
[0027]由于NM0S晶体管46与PM0S晶体管52相匹配且跟随斜坡产生器50的匹配良好的互补输出，且因为其输出为低阻抗电压源而非高阻抗电流源，因此源极跟随器42及44在其接通或断开时产生非常少的共模电压波动。此外，当主要驱动器56接通和断开时，源极跟随器42及44提供主要驱动器56上的低阻抗共模负载。
[0028]源极跟随器42及44的低得多的共模负载阻抗借此极大地减少从在改变状态时主要驱动器56晶体管16及18中的传导电流不匹配所产生的共模电压波动。
[0029]被视为总体源极跟随器驱动器电路58的部分的互补斜坡产生器50产生两个上升及下降波形(NSLW及PSLW)，其高度匹配地相等且相反。良好匹配是可能的，因为集成电路技术使高度匹配的互补电流源及高度匹配的电容器成为可能。互补的上升及下降斜坡是通过将相等但相反电流接入一对相匹配的电容器而产生。
[0030]为了让源极跟随器驱动器58提供在主要驱动器晶体管16及18接通及断开的时间期间用于主要驱动器56的共模负载，其必须在主要驱动器56接通稍前接通且在主要驱动器56断开稍后断开。通过数据输入线12与源极跟随器驱动器58及主要驱动器56的输入之间的延迟电路60及62来实现此目的。