描述为“部件”的任何实体可以对应于或者被实现为“一个或多个模块”、“一个或多个设备”、“一个或多个单元”等。当由处理器提供时，功能可以由单个专用处理器、单个共享处理器、或者多个单独处理器(其中一些处理器可以被共享)提供。另外，术语“处理器”或者“控制器”的明确使用不应该被认为排他地指代能够执行软件的硬件，而可以暗示地包括但不限于数字信号处理器(DSP)硬件、网络处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、用于存储软件的只读存储器(ROM)、随机存取存储器(RAM)、以及非易失性存储设备。其他传统的和/或定制的硬件也可以被包括。
[0145]本领域技术人员应该明白，这里的任何框图表示体现本公开的原理的说明性电路的概念视图。类似地，应该明白的是，任何流程图、流程示意图、状态变换图、伪码等表示实质上可以被表示在计算机可读介质中并且因此可由计算机或者处理器执行的各种处理(无论这样的计算机或者处理器是否被明确示出)。
[0146]另外，下面的权利要求被结合在详细说明中，其中每个权利要求可以单独作为独立的示例。当每个权利要求可以单独作为独立的示例时，应该注意-尽管从属权利要求可以在权利要求中引用与一个或多个其他权利要求的特定组合-其他示例也可以包括从属权利要求与每个其他从属或者独立权利要求的主题的组合。除非声明具体组合不是希望的组合，否则这些组合在这里被提出。另外，意图将权利要求的特征包括到任何其他独立权利要求中，即使该权利要求不直接从属于该独立权利要求。
[0147]还应该注意，说明书和权利要求中公开的方法可以由具有用于执行这些方法的各个动作中的每个动作的部件的设备来实现。
[0148]另外，将理解的是，说明书或权利要求书中公开的多个动作或功能的公开可以不以特定次序被构造。因此，多个动作或功能的公开不限于特定次序，除非这些动作或功能由于技术原因是不可互换的。另外，在一些示例中，单个动作可以包括或者可以被分解为多个子动作。这些子动作可以被包括在该单个动作的公开中或者是该单个动作的一部分(除非明确排除)。
【主权项】
1.一种用于生成基带接收信号的装置，包括: 第一模拟-数字转换器模块，被配置为至少通过对第一模拟高频接收信号进行采样生成第一数字高频接收信号，其中，所述第一模拟高频接收信号包括与第一载频相关联的第一接收信道处的第一有效载荷数据； 第一数字信号处理模块，被配置为基于所述第一数字高频接收信号生成第一基带接收信号; 第二模拟-数字转换器模块，被配置为至少通过对第二模拟高频接收信号进行采样生成第二数字高频接收信号，其中所述第二模拟高频接收信号包括与第二载频相关联的第二接收信道处的第二有效载荷数据，其中所述第一载频不同于所述第二载频；以及 第二数字信号处理模块，被配置为基于所述第二数字高频接收信号生成第二基带接收信号。2.根据权利要求1所述的装置，其中，所述第一模拟-数字转换器模块被配置为以第一采样频率对所述第一模拟高频接收信号进行采样，所述第一采样频率为所述第一接收信道的带宽的约四倍以上。3.根据权利要求2所述的装置，其中，所述第一采样率高于4/M*f?，其中f_, ?是具有将被转换到所述基带域的有效载荷数据的接收信道的最高载频，其中Μ是小于10的整数。4.根据权利要求2所述的装置，其中，所述第二模拟-数字转换器模块被配置为以第二采样频率对所述第二模拟高频接收信号进行采样，所述第二采样频率等于所述第一采样频率、或者等于所述第一采样频率除以一整数。5.根据权利要求1所述的装置，其中，所述第一接收信道和所述第二接收信道位于相同的传输频带中。6.根据权利要求1所述的装置，包括: 本地振荡器生成器模块，被配置为向所述第一模拟-数字转换器模块和所述第二模拟-数字转换器模块提供具有第一振荡器信号频率的第一本地振荡器信号。7.根据权利要求1所述的装置，包括: 本地振荡器生成器模块，被配置为向所述第一模拟-数字转换器模块提供具有第一振荡器信号频率的第一本地振荡器信号、并向所述第二模拟-数字转换器模块提供具有第二振荡器信号频率的第二本地振荡器信号，其中，所述第一振荡器信号频率是所述第二振荡器信号频率的整数倍。8.根据权利要求1所述的装置，其中，所述第一基带接收信号包括所述第一有效载荷数据，并且所述第二基带接收信号包括所述第二有效载荷数据。9.根据权利要求1所述的装置，其中，所述第一模拟高频接收信号和所述第二模拟高频接收信号是从相同的接收信号得出的。10.根据权利要求1所述的装置，还包括: 第三模拟-数字转换器模块，被配置为至少通过对第三模拟高频接收信号进行采样生成第三数字高频接收信号，其中，所述第三模拟高频接收信号包括与第三载频相关联的第三接收信道处的第三有效载荷数据，其中所述第三载频不同于所述第一载频和所述第二载频；以及 第三数字信号处理模块，被配置为基于所述第三数字高频接收信号生成第三基带接收信号。11.根据权利要求1所述的装置，其中，所述第一模拟-数字转换器模块包括第一Α Σ模拟-数字转换器，并且所述第二模拟-数字转换器模块包括第二 Α Σ模拟-数字转换器。12.根据权利要求11所述的装置，其中，所述第一△ Σ模拟-数字转换器的滤波器特性不同于所述第二 Α Σ模拟-数字转换器的滤波器特性。13.根据权利要求11所述的装置，其中，所述第一△ Σ模拟-数字转换器的环路滤波器的通带不同于所述第二 Α Σ模拟-数字转换器的环路滤波器的通带。14.根据权利要求13所述的装置，其中，所述第一载频位于所述第一△ Σ模拟-数字转换器的环路滤波器的通带中，并且所述第二载频位于所述第二 Α Σ模拟-数字转换器的环路滤波器的通带中。15.根据权利要求1所述的装置，其中，所述第一数字信号处理模块包括第一同相正交相生成器模块，该第一同相正交相生成器模块被配置为基于所述第一数字高频接收信号生成第一同相高频信号和第一正交相高频信号。16.根据权利要求15所述的装置，其中，所述第一数字信号处理模块包括第一分数采样率转换模块，该第一分数采样率转换模块被配置为调节所述第一同相高频信号和所述第一正交相高频信号的采样频率，以生成第一调节同相高频信号和第一调节正交相高频信号，其中，所述第一调节正交相高频信号和所述第二调节正交相高频信号的采样频率等于基带频率的整数倍。17.根据权利要求1所述的装置，其中，所述第二数字信号处理模块包括第二分数采样率转换模块，该第二分数采样率转换模块被配置为调节所述第二数字高频接收信号的采样频率，以生成第二调节数字高频接收信号，其中，所述第二调节数字高频接收信号的采样频率等于基带频率的整数倍。18.根据权利要求17所述的装置，其中，所述第二数字信号处理模块包括第二同相正交相生成器模块，该第二同相正交相生成器模块被配置为基于所述第二调节数字高频接收信号生成第二同相高频信号和第二正交相高频信号。19.一种用于生成基带接收信号的装置，包括: 第一模拟-数字转换器模块，被配置为至少通过以第一采样频率对第一模拟高频接收信号进行采样生成第一数字高频接收信号； 第一数字信号处理模块，被配置为基于所述第一数字高频接收信号生成第一基带接收信号; 第二模拟-数字转换器模块，被配置为至少通过以第二采样频率对第二模拟高频接收信号进行采样生成第二数字高频接收信号，其中，所述第二采样频率等于所述第一采样频率、或者等于所述第一采样频率除以一整数；以及 第二数字信号处理模块，被配置为基于所述第二数字高频接收信号生成第二基带接收信号。20.根据权利要求19所述的装置，其中，所述第一模拟-数字转换器模块被配置为以第一采样频率对所述第一模拟高频接收信号进行采样，所述第一采样频率为所述第一接收信道的带宽的四倍以上。21.根据权利要求20所述的装置，其中，所述第一采样率高于4/M*f其中^,?是具有将被转换到所述基带域的有效载荷数据的接收信道的最高载频，其中Μ是小于10的整数。22.包括根据前述权利要求之一的装置的接收机或收发信机。23.一种用于生成基带接收信号的方法，包括: 至少通过对第一模拟高频接收信号进行采样生成第一数字高频接收信号，其中，所述第一模拟高频接收信号包括与第一载频相关联的第一接收信道处的第一有效载荷数据；基于所述第一数字高频接收信号生成第一基带接收信号； 至少通过对第二模拟高频接收信号进行采样生成第二数字高频接收信号，其中，所述第二模拟高频接收信号包括与第二载频相关联的第二接收信道处的第二有效载荷数据，所述第一载频不同于所述第二载频；以及 基于所述第二数字高频接收信号生成第二基带接收信号。24.一种用于生成基带接收信号的方法，包括: 至少通过以第一采样频率对第一模拟高频接收信号进行采样生成第一数字高频接收信号; 基于所述第一高频接收信号生成第一基带接收信号； 至少通过以第二采样频率对第二模拟高频接收信号进行采样生成第二数字高频接收信号，其中，所述第二采样频率等于所述第一采样频率、或者等于所述第一采样频率除以一整数；以及 基于所述第二数字高频接收信号生成第二基带接收信号。25.—种包括程序代码的机器可读存储介质，所述程序代码在被执行时使得机器执行权利要求23-24之一的方法。
【专利摘要】一种用于生成基带接收信号的装置和方法，该装置包括：第一模拟-数字转换器模块，其至少通过对第一模拟高频接收信号进行采样生成第一数字高频接收信号；第一数字信号处理模块，其基于第一数字高频接收信号生成第一基带接收信号；第二模拟-数字转换器模块，其至少通过对第二模拟高频接收信号进行采样生成第二数字高频接收信号；以及第二数字信号处理模块，其基于第二数字高频接收信号生成第二基带接收信号。第一模拟高频接收信号包括与第一载频相关联的第一接收信道处的第一有效载荷数据，并且第二模拟高频接收信号包括与第二载频相关联的第二接收信道处的第二有效载荷数据。
【IPC分类】H04L25/03, H04L27/36, H04B1/04, H04L5/00, H04L27/34
【公开号】CN105471805
【申请号】CN201510531651
【发明人】阿什坎·纳伊尼, 格哈德·麦德阁, 兹德拉夫科·波仕
【申请人】英特尔Ip公司
【公开日】2016年4月6日
【申请日】2015年8月26日
【公告号】DE102014114044A1, US20160094249