器PDO
[0056]第二功率分配器PD1，PD2，PD3，PD4，PCi，PC(1-l)
[0057]第三功率分配器PD21，PD22, PD2j, PD2 (j_l)，PD2m
[0058]第四功率分配器PD33
[0059]第一功率合路器PCO
[0060]第二功率合路器PCI，PC2，PC3，PC4，PCi，PC(i_l)
[0061]第三功率合路器PC21，PC22，PC2j，PC2(j-l)，PC2m
[0062]第四功率合路器PC33
[0063]第一单元DX
[0064]第二单元DY
[0065]衰减器DSA
[0066]第一电容Cl
[0067]第二电容C2
[0068]第一电感LI
[0069]第二电感L2
[0070]变容二极管 Dl
[0071]如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】
[0072]在以下各实施方式中，箭头所示方向为信号从输入端到输出端传输的方向。
[0073]请参阅图1，图1为本发明收发电路100—实施方式的架构图。在本实施方式中，收发电路100包括发射机TX、接收机RX、第一放大器PA、第二放大器LNA、第三放大器AMP、环行器CIR、第一耦合器CPL1、第二耦合器CPL2、第三耦合器CPL3、天线200及消减电路300。
[0074]发射机TX依序经由第一放大器PA和第一耦合器CPLl与环行器CIR的第一端口Portl连接，环行器CIR的第二端口 Port2依序经由第二放大器LNA和第二耦合器CPL2与接收机RX连接，环行器CIR的第三端口 Port3经由第三耦合器CPL3和匹配电路Ml与天线200连接。发射机TX用于发射信号，第一放大器PA用于放大发射信号，接收机RX用于获取经干扰抑制后的接收信号，第二放大器LNA用于放大接收信号；环行器CIR为三端口环行器用于隔离收发电路100中的收发信号，匹配电路Ml用于实现收发电路100内部的阻抗匹配。第一耦合器CPL1、第二耦合器CPL2及第三耦合器CPL3与环行器CIR的不同端口连接以使环行器CIR的输入、输出阻抗匹配。
[0075]在本实施方式中,本发明旨在降低两种干扰信号对接收机RX:第一种干扰信号为泄漏信号，泄漏信号从图1中的发射机TX、环行器CIR到达第二耦合器CPL2，进而干扰接收机RX ;第二种干扰信号为近场干扰信号，近场干扰信号为发射机TX的发射信号从图1的天线200辐射后，被附近障碍物反射而进入环行器CIR到达第二耦合器CPL2，进而干扰接收机RX。
[0076]消减电路300及第三放大器AMP设置于第一稱合器CPLl和第二稱合器CPL2之间。消减电路300用于产生消减信号以抑制泄漏信号和近场干扰信号对接收信号的干扰。在此，第一耦合器CPLl用于将发射机TX的部分发射信号输入至消减电路300中；第三放大器AMP用于对消减信号进行放大，以提高输入至第二耦合器CPL2的消减信号的耦合量，使得第二稱合器CPL2的主线路插损(main line insert1n loss)值尽可能小，以降低第二耦合器CPL2对接收信号的噪声指数的影响，从而改善接收机RX的灵敏度。
[0077]在其他实施方式中，收发电路100还可以包括顺向功率检测电路FWD、逆向功率检测电路REV、匹配电路Ml及控制器400。顺向功率检测电路FWD和逆向功率检测电路REV均与第三耦合器CPL3连接，以分别获取收发电路100的发射功率和从天线200反射回来的逆向功率。控制器400分别与发射机TX、接收机RX、顺向功率检测电路FWD、逆向功率检测电路REV、匹配电路Ml及消减电路300连接，控制器400用于调整匹配电路Ml的输入电压以实现收发电路100与天线200间的阻抗匹配，控制器400还用于控制发射机TX的发射信号的大小及频率，并在接收机RX处获取经干扰抑制后的接收信号以衡量抑制干扰信号的效果，与此同时，还根据抑制干扰信号的效果调整消减电路300的参数以优化抑制干扰信号的效果。
[0078]在以下各实施方式中，所用的功率分配器(Power Divider)皆包括一个输入端和两个输出端，所用的功率合路器(Power Combiner)皆包括两个输入端和一个输出端。
[0079]请参阅图2，图2为本发明消减电路300第一实施方式的架构图。在第一实施方式中，消减电路300包括主延迟线DL、多个第一电路Al、第一功率分配器PDO及第一功率合路器PC0。主延迟线DL的输入端作为消减电路300的输入端，与第一耦合器CPLl连接以获取部分发射信号，主延迟线DL用于对部分发射信号进行延迟。第一电路Al用于依据延迟后的部分发射信号来产生抵消泄漏信号的消减信号。第一电路Al包括η级支路电路(η为整数)。主延迟线DL的输出端依次经由第一功率分配器HXK两路η级支路电路中的第一级支路电路与第一功率合路器PCO的两个输入端连接以合成一路输出，其中，第一功率合路器将多个第一电路Al产生的消减信号输出。第一级支路电路还与第二级支路电路连接，第二级支路电路还与第三级支路电路连接，以此连接方式，第k-Ι级支路电路与第k级支路电路连接以形成η级支路电路(2 = k = n，n和k均为整数)，该η级支路电路用于产生抵消泄漏信号的消减信号。经过第一电路Al的信号，其延迟时间及幅度大小将发生变化，并由第一功率合路器PCO输出。在其他实施方式中，若所用的功率分配器PDO包括两个以上的输出端，功率合路器PCO包括两个以上输入端时，则多个第一电路Al可分别设置于功率分配器F1DO的每一输出端和功率合路器PCO的每一输入端之间。
[0080]请参阅图3，图3为本发明消减电路300第二实施方式的架构图。在第二实施方式中，消减电路300除包括第一实施方式所述的主延迟线DL、多个第一电路Al、第一功率分配器PDO及第一功率合路器PCO外，还包括多个第一延迟线DLl和多个第二电路Α2。其中，第一电路Al的第η级支路电路与第一延迟线DLl和第二电路Α2连接以产生抵消近场干扰信号的消减信号。经过第一延迟线DLl和第二电路Α2的信号，其延迟时间及幅度大小将发生变化，并由第一功率合路器PCO输出。
[0081]请参阅图4，图4为第一电路Al的每一级支路电路一实施方式的架构图。在本实施方式中，每一级支路电路均包括第二功率分配器ro1、第一单元DX及第二功率合路器pci。其中，第二功率分配器PDl的输入端作为每一级支路电路的输入端，第二功率分配器PDl的第一输出端经由第一单元DX与第二功率合路器PCl的第一输入端连接。第二功率合路器PCl的输出端作为每一级支路电路的输出端。第一单元DX主要用于调整经过每一级支路电路的信号的延迟时间及幅度大小，其具体架构请参阅图8所示的实施方式。
[0082]请参阅图5，图5为第二电路A2—实施方式的架构图。在本实施方式中，第二电路包括第三电路A3和第四电路A4。在本实施方式中，第二电路包括m级支路电路(m为整数)，其中，第h级支路电路与第h-Ι级支路电路连接(2 = h = m，m和h均为整数)。此夕卜，第m级支路电路还与第四电路A4连接。经过第二电路A2的信号，其延迟时间及幅度大小也将发生变化。
[0083]请参阅图6，图6为第三电路A3的每一级支路电路和第四电路A4的一实施方式的架构图。在本实施方式中，第三电路A3的每一级支路电路均包括第三功率分配器TO21、第二单元DY及第三功率合路器PC21，其中，第三功率分配器TO21的第一输出端经由第二单元DY与第三功率合路器PC21的第一输入端连接。第四电路A4包括第四功率分配器TO33、两个第二单元DY及第四功率合路器PC33，第四功率分配器TO33的两个输出端分别经由第二单元DY与