[0085]第三误差检测器133,其连接到第一信号通路上第一均衡电流源支路123的接入点 之后的位置上，用于检测第一信号通路上传输的信号从而获取第三误差信号（检测的是第 一均衡电流源支路123均衡后的结果信号）；
[0086] 第三环路滤波器132,其与第三误差检测器133相连，用于基于第三误差信号输出 第三控制字；
[0087]移位寄存器阵列134,其与时钟和数据恢复模块150相连，用于对解调出的数据进 行延时移位；
[0088] 第二均衡电流源支路131，其与第三环路滤波器132以及移位寄存器阵列134相连 并连接到第一信号通路上第三误差检测器133与第一均衡电流源支路123接入点之间的位 置，用于基于第三控制字以及移位寄存器阵列的输出（移位寄存器阵列输出的信号是解调 出的数据进行延时后得到的信号）向第一信号通路输出特定大小和方向的第二支路电流以 均衡第一信号通路上传输的信号数据。
[0089]具体的，第三环路滤波器132输出的第三控制字和移位寄存器阵列134的输出共同 控制对应位置上的均衡电流支路，控制其打开的个数和方向，从而均衡当前的数据。
[0090] 在本实施例中，时钟和数据恢复模块150的作用是从输入的数据中恢复出时钟和 完成最终的数字信号输出，时钟和数据恢复模块150主要通过调节主锁相环分频器输出信 号相位再通过时钟整形缓冲器最后调整完占空比来实现时钟的恢复。而对分频器输出信号 的相位调节的实现是通过正交相位插值器实现的，其原理可以由下式解释。 \OUTJ' = (ΙΑ - IB) CLK! + (1C - ID) CLKO = a\ CLK! + a2 CLKO x
[0091] 一 - (4) \〇UT(2 = (IA - IB) CLKQ - (1C - ID) · CLKi = a\ CLKQ - a2 · CLK1
[0092] 式4 中：
[0093] OUTI和OUTQ表示调节后的输出；
[0094] CLKI和CLKQ表示主锁相环的正交分频器输出；
[0095] IA、IB、IC、ID代环路滤波器的输出控制字；
[0096] al = IA-IB、a2 = IC_ID分别代表CLKI和CLKQ信号的相对放大倍数。
[0097] 通过调节输出控制字就可以改变输出时钟的相位。输入信号经过CLKI的上升沿和 下降沿时钟以及CLKQ上升沿分别采样送进超前滞后鉴相器鉴别出超前滞后信息，再把这个 信息送进环路滤波器，控制数字环路滤波器更新输出控制字的大小和方向。
[0098] 同载波恢复一致，由于时钟的恢复不仅仅需要恢复出适中的相位还要恢复出时钟 和数据之间的频率差，本实施例采用了 一个二阶数字环路滤波器跟踪频率的漂移。另外，由 于二级环路滤波器的频率积分环路增益同锁定速度、锁定偏差范围及环路稳定性之间存在 很大关系，所以本发明可以根据需要进行最优手动配置。经过相位插值器输出的信号再通 过时钟整形缓冲器变成满摆幅的输出信号，最后通过调整完占空比后变成50%占空比的采 样时钟。
[0099]占空比调整电路的原理简述如下：占空小于50%的信号的直流电平小于满摆幅电 平一半，而差分另一端必然大于满摆幅电平一半，通过一阶RC滤波器取出差分时钟的直流 项，通过一个比较器比较两者的差别，然后调节占空比调节器一反相器的共模电平，从而最 终使得输出时钟的占空比为50 %。
[0100] 具体的，时钟和数据恢复模块150包括超前滞后鉴相器152、第四环路滤波器153、 相位插值器154、时钟整形缓冲器155、占空比调整器156以及采样输出单元151。
[0101] 超前滞后鉴相器152(超前滞后相位鉴别器(Bang Bang ro))与时钟和数据恢复模 块150的输出相连，用于分析最终解调信号从而获取超前/滞后信号。
[0102] 第四环路滤波器153与超前滞后鉴相器152相连，用于基于超前/滞后信号输出第 四控制字。
[0103] 相位插值器154与第四环路滤波器153相连并连接到高速通信系统，用于获取高速 通信系统的分频信号并根据第四控制字对分频信号进行相位调整。
[0104] 时钟整形缓冲器155(电流形式锁存器类型时钟到互补双极型晶体管型(CMOS)时 钟整形缓冲器(buff er))与相位插值器154相连，用于根据经过相位调整的分频信号获取并 输出相应的方波时钟；
[0105] 占空比调整器156与时钟整形缓冲器155相连，用于根据时钟整形缓冲器155输出 的方波时钟输出相应的采样时钟。
[0106] 采样输出单元151包含信号输入端、信号输出端以及控制端，其中，采样输出单元 151的控制端与占空比调整器156相连，信号输入端以及信号输出端分别为时钟和数据恢复 模块150的输入以及输出，采样输出单元151用于基于采样时钟对输入信号进行采样从而获 取最终解调?目号。
[0107] 具体的，占空比调节器156本身由两个相同的反相器、隔直电容、直流偏置电阻、差 分一阶RC滤波器、误差比较器以及偏置电压产生器以及数字控制模块构成。时钟整形缓冲 器155的差分输出分别经过隔直电容送到两个相同的反相器的输入端，占空比调节器156的 一个反相器的输出一方面如前述送到采样输出单元151，另一方面分别送到差分一阶RC滤 波器。差分一阶RC滤波器滤除高频分量后保留差分各自的直流成分。两个直流成分信号分 别接到比较器的两端，比较器的输出信号送给控制模块，控制模块输出控制字控制偏置电 压产生器产生相应的差分的偏置电压，差分偏置电压分别通过偏置电阻加到两个方向器的 输入端调节各自的直流工作点。
[0108] 进一步的，在本实施例中，系统还包含模数直流消除反馈模块140。模数直流消除 反馈模块140安装在数据反馈均衡模块120以及时钟和数据恢复模块150之间，用于消除所 述数据反馈均衡模块输出的信号的直流失调。
[0109] 在本实施例中，数据反馈均衡模块120输出信号给模数直流消除反馈模块140。模 数直流消除反馈模块140消除由前级和本级引起的直流失调，然后输出调节后的信号给时 钟和数据恢复模块150。时钟和数据恢复模块150利用本部分恢复出的时钟采样数据从而恢 复出数据。
[0110] 模数直流消除反馈模块140解决直流失调的方式是通过增加辅助放大单元，把辅 助放大单元的输出同主放大单元的输出接在一起。前级累积和本级引入的直流误差都可以 等效在主放大器的输出的直流失调，当在基带原始输入端不输入信号，通过采样器采样主 放大器的输出，通过不断调整辅助放大器的输入差分偏置电压，使得主放大器的输出趋近 与零，从而最终消除掉前级累积和本级引起直流失调。
[0111] 具体的，在本实施例中，模数直流消除反馈模块140包括：
[0112] 第二放大器141，其输入端连接到数据反馈均衡模块150的输出（第一信号通路的 输出端）；
[0113] 第二信号通路，其输入端连接到第二放大器141的输出，输出端连接到时钟和数据 恢复模块150的输入；
[0114] 第四误差检测器144,其连接到第二信号通路的输出，用于基于第二信号通路的输 出信号获取第四误差信号；
[0115] 第四环路滤波器145,其与第四误差检测器144相连，用于基于第四误差信号输出 第五控制字；
[0116] 参考电压产生器143，其与第四环路滤波器相连并接入第二信号通路，用于基于第 五控制字向第二信号通路输出参考电压以消除第二信号通路上传输的信号的直流失调。
[0117] 具体的参考电压产生器143接入第二信号通路的位置在第四误差检测器144的接 入位置与第二放大器141的输出之间。
[0118] 进一步的，模数直流消除反馈模块140还包括第三放大器142,其连接在参考电压 产生器143以及第二信号通路之间，用于放大调整参考电压产生器输出的参考电压并将放 大调整后的参考电压输出到第二信号通路以实现消除直流失调。
[0119] 进一步的，在本发明另一实施例中，模数直流消除反馈模块还包括直流失调检测 器，直流失调检测器用于检测最终解调信号中是否存在直流失调，从而基于检测结果控制 模数直流消除反馈模块的开启/关闭。
[0120] 为了控制本发明的系统，在本发明一实施例中，系统还包括数字配置模块。数字配 置模块与系统中其他所有可控部件相连，用于控制处理系统中其他所有可控部件的控制变 量。包括:可配置模数混合载波恢复器中的环路滤波器的频率路径增益、手动模式下的配置 相位旋转器的旋转控制字、可配置自适应数据反馈均衡器的环路滤波器的增益、手动模式 下的均衡器的配置、手动模式下的可配置混合模数直流失调消除反馈模块下配置、可配置 时钟和数据恢复模块中的数字环路滤波的频率和相位增益配置、手动模式下可配置时钟和 数据恢复模块中的插值器的配置、手动模式下可配置时钟和数据恢复模块中的占空比调节 器的配置。
[0121] 进一步的，数字配置模块包含串行数据接口（用SPI表示）、寄存器堆以及偏置产生 模块。辅助部分包含的直流偏置和SPI配置原理同基本接收机中保持一致。
[0122] 串行数据接口，用于与外部数字处理部分