MIPI M-PHY规范。
[0075] 在此描述用于标识数据通信中的错误的技术和体系结构。在上面的描述中，出于 解释的目的，陈述了众多特定的细节W便提供对某些实施方式的透彻理解。然而，本领域中 的技术人员将明显看出无需运些特定的细节就可W实践特定的实施方式。在其他实例中， 为了避免模糊本描述，W框图形式示出结构和设备。
[0076] 说明书中对"一种实施方式"或"一个实施方式"的引用意味着本发明的至少一种 实施方式中包括结合该实施方式描述的具体的特征、结构或特性。说明书中各种场合出现 短语"在一种实施方式中"并不必定都是指相同的实施方式。
[0077] 利用在计算机存储器内对数据比特的操作的算法和符号表示呈现本文的具体实 施方式的一些部分。运些算法描述和表示是计算机领域中用来最有效地向本领域中的其他 技术人员表达他们的工作实质的工具。在运里，且一般地，算法被认为是引起期望结果的步 骤的自洽序列。各步骤是要求对物理量的物理操纵的那些步骤。通常，但并不必然，运些量 采取能够被存储、传递、组合、比较W及操纵的电或磁信号的形式。已经证明，主要是出于普 通用途的原因，有时候把运些信号称为比特、值、元素、符号、字符、术语、数字等等是方便 的。
[0078] 然而，应当牢记，所有运些和类似术语与适当的物理量相关联，且仅仅是应用到运 些量的方便的标签。除非如同从本文的讨论明显看出的那样具体说明，否则应明白，贯穿本 描述，利用诸如"处理"或"计算komputing)"或"演算(calculating)"或"确定"或"显示"等 等之类的术语的讨论，是指计算机系统或类似的电子计算设备的动作和进程操纵被表示为 在计算机系统的寄存器和存储器内的物理（电子)量的数据并将其变换成类似地被表示为 在计算机系统存储器或寄存器或其他运样的信息存储、传输或显示设备内的物理量的其他 数据。
[0079] 某些实施方式也设及用于执行在此的操作的装置。运种装置可W专口构建W便用 于所要求的目的，或者它可W包括由计算机中所存储的计算机程序有选择地激活或重新配 置的通用计算机。运样的计算机程序可W被存储在计算机可读存储介质中，例如但不限于： 包括软盘、光盘、CD-ROM和磁光盘在内的任何类型的盘；只读存储器(ROM);诸如动态RAM (DRAM)、EPR0M、EEPR0M之类的随机存取存储器(RAM);磁或光卡;或适用于存储电子指令且 禪合到计算机系统总线的任何类型的介质。
[0080] 在此所呈现的算法和显示并不固有地与任何具体的计算机或其他装置相关的。各 种通用系统可W与根据在此的教导的程序一起使用，或者，可W证明，构建更专用的装置W 执行所要求方法步骤是方便的。将可从本文的描述看出运些系统所要求的结构。另外，不参 考任何具体的编程语言描述某些实施方式。应明白，各种编程语言可W用来实现在此描述 的运样的实施方式的教导。
[0081] 除了在此描述的内容之外，还可W对所公开的实施方式及其实现做出各种修改而 不偏离它们的范围。因此，在此应W说明性而非限制性的意义解释各种阐释和示例。应参考 后续权利要求来相应衡量本发明的范围。
【主权项】
1. 一种用于交换否定确认的存储器设备，所述存储器设备包括： 协议逻辑，其包括配置为与耦合到所述存储器设备的主机设备交换通信的电路，所述 主机设备用于控制所述存储器设备，所述通信基于统一协议规范，所述协议逻辑包括： 接收器电路，其被配置为从所述主机设备接收数据帧； 帧评估逻辑，其被配置为基于所述数据帧检测错误； 代码标识逻辑，其被配置为选择对应于所述错误的错误代码； 帧产生器，其被配置为产生否定确认控制(NAC)消息，所述否定确认控制(NAC)消息包 括否定确认标识符和所述错误代码，其中所述NAC消息基于由所述统一协议规范定义的NAC 帧结构；以及 发射器电路，其被配置为向所述主机发送所述NAC消息。2. 如权利要求1所述的存储器设备，其特征在于，所述统一协议规范是移动产业处理器 接口（MIPI)统一协议规范。3. 如权利要求1和2中的任一项所述的存储器设备，其特征在于，所述存储器设备包括 闪存设备。4. 如权利要求3所述的存储器设备，其特征在于，所述闪存设备基于电子器件工程联合 委员会(JH)EC)通用闪存标准。5. 如权利要求1和2中的任一项所述的存储器设备，其特征在于，所述存储器设备耦合 到包括所述主机设备的片上系统设备。6. 如权利要求1、2和5中的任一项所述的存储器设备，其特征在于，所述协议逻辑的物 理层包括所述接收器电路和所述发射器电路，且其中所述物理层基于MIPI Μ-PHY规范。7. -种存储器设备处用于交换否定确认处的方法，所述方法包括： 借助于所述存储器设备的协议逻辑，基于统一协议规范与耦合到所述存储器设备的主 机设备交换通信，包括从所述主机设备接收数据帧； 基于对所述数据帧的所述接收检测错误；以及 选择对应于所述错误的错误代码； 其中与所述主机设备交换通信进一步包括向所述主机发送否定确认控制(NAC)消息， 所述NAC消息包括否定确认标识符和所述错误代码，其中所述NAC消息基于由所述统一协议 规范定义的NAC帧结构。8. 如权利要求7所述的方法，其特征在于，所述存储器设备包括闪存设备。9. 如权利要求8所述的方法，其特征在于，所述闪存设备基于电子器件工程联合委员会 (JEDEC)通用闪存标准。10. 如权利要求7和8中的任一项所述的方法，其特征在于，所述存储器设备耦合到包括 所述主机设备的片上系统设备。11. 如权利要求7和8中的任一项所述的方法，其特征在于，所述协议逻辑的物理层包括 所述接收器电路和所述发射器电路，且其中所述物理层基于MIPI Μ-PHY规范。12. -种用于交换否定确认的主机设备，所述主机设备包括： 协议逻辑，其包括被配置为与耦合到所述主机设备的存储器设备交换通信的电路，其 中，所述主机设备用于控制所述存储器设备，所述通信基于统一协议规范，所述协议逻辑包 括： 物理层电路，其被配置为向所述存储器设备发送数据帧； 帧评估逻辑，其被配置为经由所述物理层电路从所述存储器设备接收否定确认控制 (NAC)消息，所述NAC消息响应于所述数据帧，其中，所述NAC消息基于由所述统一协议规范 定义的NAC帧结构，所述帧评估逻辑被配置为检测所述NAC消息的否定确认标识符；以及 错误检测逻辑，其被配置为标识所述NAC消息的错误代码，所述错误代码不同于所述否 定确认标识符，所述错误检测逻辑还把错误信息存储到储存库。13. 如权利要求12所述的主机设备，其特征在于，所述存储器设备包括闪存设备。14. 如权利要求13所述的主机设备，其特征在于，所述闪存设备基于电子器件工程联合 委员会(JH)EC)通用闪存标准。15. 如权利要求12和13中的任一项所述的主机设备，其特征在于，所述存储器设备耦合 到包括所述主机设备的片上系统设备。16. 如权利要求12和13中的任一项所述的主机设备，其特征在于，所述协议逻辑的物理 层包括所述接收器电路和所述发射器电路，且其中所述物理层基于MIPI Μ-PHY规范。17. -种主机设备处用于交换否定确认的的方法，所述方法包括： 借助于所述主机设备的协议逻辑，基于统一协议规范与耦合到所述主机设备的存储器 设备交换通信，所述交换通信包括： 从所述主机设备把数据帧发送给耦合到所述主机设备的存储器设备； 响应于所述数据帧从所述存储器设备接收否定确认控制消息，其中所述NAC消息基于 由所述统一协议规范定义的NAC帧结构； 标识所述否定确认控制(NAC)消息的错误代码，所述错误代码不同于所述NAC消息的否 定确认标识符；以及 基于所述错误代码，把错误信息存储到储存库。18. 如权利要求17所述的方法，其特征在于，所述存储器设备包括闪存设备。19. 如权利要求18所述的方法，其特征在于，所述闪存设备基于电子器件工程联合委员 会(JEDEC)通用闪存标准。20. 如权利要求17和18中的任一项所述的方法，其特征在于，所述存储器设备耦合到包 括所述主机设备的片上系统设备。21. 如权利要求17和18中的任一项所述的方法，其特征在于，所述协议逻辑的物理层包 括所述接收器电路和所述发射器电路，且其中，所述物理层基于MIPI Μ-PHY规范。
【专利摘要】本文描述了在统一协议通信中交换错误信息的装置、方法和系统。公开用于以基于移动产业处理器接口(MIPI)统一协议规范的通信为基础向控制存储器组件的主机标识错误的技术和机制。在一种实施方式中，存储器组件基于从主机发送给存储器组件的数据帧检测错误。响应于检测到错误，存储器设备向主机发送否定确认控制(NAC)消息，该否定确认控制(NAC)消息包括否定确认标识符和标识检测到的错误的错误类型的错误代码。NAC消息基于由MIPI统一协议规范定义的NAC帧结构。在另一实施方式中，主机接收NAC消息并基于NAC消息的错误代码存储错误信息。出于诸如主机的性能评估和调试之类的目的，可以访问所存储的错误信息。
【IPC分类】G06F13/42, H04L1/00, G06F15/78
【公开号】CN105703883
【申请号】CN201510786199
【发明人】O·本哈默
【申请人】英特尔公司
【公开日】2016年6月22日
【申请日】2015年11月16日
【公告号】EP3035579A1, US20160170824