异步图像实时叠加控制器及其叠加方法
【技术领域】
[0001]本发明涉及图像处理的技术领域，具体说是一种异步图像实时叠加控制器及其叠加方法。
【背景技术】
[0002]随着科学技术的发展，视频叠加技术已经应用得十分广泛，电视产品中的画中画、支持多显的PC机显卡和一些专业视频叠加软件技术，都在现实生活中为我们解决了很多问题，但目前这些叠加技术还远远满足不了许多现场应用的实际需求。
[0003]例如需要实现多路视频输入叠加的综合作战显控平台，其中输入的视频信号多样，包括:监控设备输出的PAL-D格式信号、平台设备的VGA视频信号、雷达设备输出的LVDS信号等，需要将其所有信号有选择的实时叠加显示在相应控制人员的显示设备上，以确保完成最终正确的操作任务。
[0004]PAL-D、VGA和LVDS视频信号，是显示市场上主流的视频标准，都有各自的应用领域和显示设备，并且各自的叠加应用也很常见，但可以实现不同视频信号混合叠加的设备却很少。
[0005]中国专利，CN 204883833 U(公开时间:2015年12月16日)提供了一种图像处理装置，包括LCD显示器、图形图像叠加器、第一视频编码器、TV、单片机、主机接口、第二视频解码器、FPGA，FPGA配置芯片和帧存储器，FPGA配置芯片与FPGA相连，FPGA与帧存储器相连，FPGA还与第一视频编码器相连，第一视频编码器分别与图形图像叠加器、TV相连，图形图像叠加器与LCD显示器相连，单片机分别与第二视频解码器、主机接口、第一视频编码器和FPGA相连;这一技术方案具备图像叠加处理的能力，但不能解决不同视频信号间混合叠加的问题。
[0006]中国专利，CN 103051904 A(公开时间:2013年4月17日)提供了一种基于浮动像素的数字半调视频处理系统及其方法，其中系统包括CCD传感器、模数信号转换芯片和显示设备;设置有FPGA图像处理单元;CCD传感器、模数信号转换芯片、FPGA图像处理单元和显示设备依次连接;所述的图像处理单元包括输入数据处理模块、系统控制模块、带浮动像素的抖动模板模块、图像数据比较模块和图像信息修正模块;这一技术方案主要适用于图像增强处理，虽然也具备图像叠加处理能力，但同样不能解决不同视频信号间混合叠加的问题。
[0007]因此，需要对现有技术进行改进、完善、创新，提供一种既能将不同格式视频信号可控的完成实时叠加，又能将叠加后图像有选择性输出的异步实时叠加控制模块实为必要。
【发明内容】
[0008]本发明的目的在于针对现有技术进行改进，提供一种既能同时显示不同信号源，且信号源的类型(PAL-D、VGA、LVDS)和数量可配置，又能保证所有信号均能实时高质量的显示且具备视频格式转换、时钟同步选择、叠加分层控制的异步实时图像叠加控制器及其方法，该控制器在显示控制系统中使用既能同时显示多路信号源，又能保证所有信号均实时高质量显示且支持多屏显示的图像模块。
[0009]本发明所采用的技术方案是:
一种异步图像实时叠加控制器，包括输入电路、叠加控制单元、存储器和输出电路，叠加控制单元分别和输入电路、输出电路以及存储器相连接;所述的输入电路为多路输入，输入电路包括PAL-D信号转LVDS信号电路、VGA信号转LVDS信号电路和LVDS信号转LVDS信号电路中的至少一种;所述的输出电路为多路输出并和输入电路相对应，输出电路包括LVDS信号转PAL-D信号电路、LVDS信号转VGA信号电路和LVDS信号转LVDS信号电路中的至少一种；所述的叠加控制单元包括FPGA器件，FPGA器件上设有串并转换电路、并串转换电路、时钟模块和综合控制模块；串并转换电路和输入电路相对应，并串转换电路和输出电路相对应，综合控制模块包括FIFO缓存器、对输入综合控制模块的视频信号进行分层的叠加分层设置子模块、对分层后的视频信号进行透明色判断的透明色判断子模块、将视频信号截取为图像数据作为底图存入存储器的锁屏存储子模块以及控制视频信号进行分路及输出的输出控制子模块;综合控制模块通过FIFO缓存器分别和串并转换电路以及时钟模块相连接，综合控制模块的信号输出侧和并串转换电路相连接，并串转换电路和时钟模块相连接。
[0010]—种基于上述异步图像实时叠加控制器的异步图像实时叠加方法，包括如下步骤:
步骤一、将外部视频信号导入输入电路，通过输入电路将不同频率、不同分辨率的PAL-D信号、VGA信号以及LVDS信号转换为同一频率、同一分辨率的待处理LVDS信号；
步骤二、通过串并转换电路将待处理LVDS信号解析为TFT信号，去掉R基色最低位和B基色最低位，获得待处理TFT信号；
步骤三、将待处理TFT信号导入FIFO缓存器通过时钟模块引入标准频率信号，进行缓存处理，获得同步化的TFT信号；
步骤四、对同步化的TFT信号进行分层叠加处理，其中，叠加分层设置子模块对输入综合控制模块的视频信号进行分层;透明色判断子模块将RGB三基色的值均为“O”的设为透明色，将G基色最低值为“I”的设为黑色，并以时钟标准频率为基准，完成视频图像的叠加;锁屏存储子模块将视频信号以场同步信号为起始，当设置锁屏存储操作时，可将一屏图像数据存入存储器中，并作为底图用于叠加使用;输出控制子模块将同步叠加处理后的TFT信号有选择的输出到并串转换电路，转化为处理后的LVDS信号；
步骤五、输出电路接收处理后的LVDS信号，并根据时钟模块的频率信号进行进行频率调节，将标准频率的LVDS信号分别转换为所需频率的PAL-D信号、VGA信号或LVDS信号，并输出至外部播放设备或传输线路，完成异步图像实时叠加。
[0011 ]优选的，可以选用如下方案:
存储器为异步存储器件SRAM。
[0012]时钟模块包括锁相回路。
[0013]FPGA器件为Altera公司的型号为EP4CE30F29的FPGA芯片。
[0014]时钟模块的标准频率为65MHz。
[0015]待处理LVDS信号的分辨率为1024 x 768，显示方式为居中显示。
[0016]待处理TFT信号和同步化的TFT信号均为18位。
[0017]本发明的有益效果在于:
本发明采用硬件处理结构，应用指向性强，实现所有视频信号均能高质量实时显示，并且实现实时叠加显示;采用叠加显示受控方式，信号数量和类型可以根据需要配置;采用分层可控结构，可以根据实际需要选择显示图像的主次关系；具有应用灵活、实现简单、功能可靠等特点。
【附图说明】
[0018]图1是本发明异步图像实时叠加控制器的工作原理框图。
[0019]图2是本发明异步图像实时叠加控制器的叠加控制单元的工作原理框图。
【具体实施方式】
[0020]以下结合实施例和附图对技术方案进行具体说明。
[0021]如图所示，一种异步图像实时叠加控制器，包括输入电路、叠加控制单元、存储器和输出电路，叠加控制单元分别和输入电路、输出电路以及存储器相连接。
[0022]将PAL_D、VGA、LVDS等视频信号，经过输入电路处理后，同一转换为叠加控制单元要求的辨率为1024 X 768，时钟频率为65MHz的标准LVDS视频信号，再经过存储器缓冲处理后以各自的显示时钟到输出电路，最后输出电路在根据需要将其视频信号转换为PAL-D、VGA或LVDS输出，整个过程无论视频图像的分辨率大小，图像都以居中方式处理。
[0023]输入电路用于视频信号格式转换，输入电路采用硬件电路方式，包括PAL-D信号转LVDS信号电路、VGA信号转LVDS信号电路和LVDS信号转LVDS信号电路中的至少一种，可选择的固定实现PAL-D信号转LVDS信号、VGA信号转LVDS信号和LVDS信号转LVDS信号，无论输入信号格式和分辨率大小，最终输出的LVDS信号都同一为65MHz时钟频率，分辨率为1024 x768的标准LVDS视频信号，并且转换后输出到叠加控制单元的视频图像不论大小都以居中方式显不O
[0024]叠加控制单元是叠加控制器中的核心部分，采用以altera公司EP4CE30F29型号FPGA芯片为核心的硬件构架，FPGA上设有串并转换电路、并串转换电路、时钟模块和综合控制模块；串并转换电路和输入电路相对应，并串转换电路和输出电路相对应，综合控制模块包括FIFO缓存器、对输入综合控制模块的视频信号进行分层的叠加分层设置子模块、对分层后的视频信号进行透明色判断的透明色判断子模块、将视频信号截取为图像数据作为底图存入存储器的锁屏存储子模块以及控制视频信号进行分路及输出的输出控制子模块;综合控制模块通过FIFO缓存器分别和串并转换电路以及时钟模块相连接，综合控制模块的信号输出侧和并串转换电路相连接，并串转换电路和时钟模块相连接。
[0025]叠加控制单元将LVDS信号解析为18位TFT信号，去掉R基色最低位和B基色最低位，经过内部FIFO缓存后，实现异步图像同步化，并可通过外部存储器锁存任一时刻图像作为底图使用，再通过软件逻辑完成图像的分层和叠加后，最后将TFT信号转换为LVDS信号输出到输出电路，整个叠加处理过程所有的图像必须满足分辨率为1024 X 768，时钟频率为65MHz的输入要求。
[0026]存储器为异步存储器件SRAM，采