大器A10的输出端相连接，通过电阻 R29与模拟放大器All的输出端相连接，通过电阻R30与模拟放大器A12的输出端相连接;模 拟放大器A12的正极接地;模拟放大器A12的输出端通过电阻R30与模拟放大器A12的负极相 连接；
[0062] 第一模拟乘法器的引脚1模拟与放大器A3的输出端相连接;第一模拟乘法器的引 脚2与模拟放大器A4的输出端相连接;第一模拟乘法器的输出端通过电阻Rl 1与模拟放大器 A5的负极相连接；
[0063] 第二模拟乘法器的引脚1与模拟放大器A3的输出端相连接;第二模拟乘法器的引 脚2与模拟放大器A6的输出端相连接;第二模拟乘法器的输出端通过电阻R10分别与第二 0.9阶分数阶模块电路的LA引脚和模拟放大器A4的负极相连接，通过电阻R22分别与第五 〇. 9阶分数阶模块电路的LA引脚和模拟放大器A9的负极相连接；
[0064]第三模拟乘法器的引脚1与模拟放大器A4的输出端相连接;第三模拟乘法器的引 脚2与模拟放大器A6的输出端相连接;第三模拟乘法器的输出端通过电阻R5与模拟放大器 A2的负极相连接。
[0065] -种基于分数阶四翼混沌系统的保密通信方法构建的模拟电路，如图1和图2所 示，所述0.9阶分数阶模块电路由3个电阻和3个电容构成，该0.9阶分数阶模块电路的LA引 脚分别与电阻Ra和第一电容Cl的一端相连接，所述电阻Ra的另一端分别与电阻Rb和第二电 容C2的一端相连接，该电阻Rb和第二电容C2的另一端与所述0.9阶分数阶模块电路的LB引 脚相连接;该第一电容C1的另一端分别与电阻Rc和第三电容C3的一端相连接，该电阻Rc和 第三电容C3的另一端与所述0.9阶分数阶模块电路的LB引脚相连接。
[0066]在本实施中，模拟电路的实际电路连接结构如图4所示，包括3个运算放大器(运算 放大器U1、运算放大器U2和运算放大器U3)、用于实现乘法运算的3个乘法器(乘法器U4、乘 法器U5和乘法器U6)、6个0.9阶分数阶模块电路和用于产生正弦信号的函数信号发生器U7。 [0067] 其中，所述运算放大器U1连接乘法器U4、乘法器U5和乘法器U6;所述运算放大器U2 连接乘法器U4和乘法器U6;所述运算放大器U3连接乘法器U5和乘法器U6;所述乘法器U4连 接运算放大器U1和运算放大器U2;所述乘法器U5连接运算放大器U1和运算放大器U3;所述 乘法器U6连接运算放大器U2和运算放大器U3;所述函数信号发生器U7连接运算放大器U3。 [0068] 所述运算放大器U1的第1引脚分别通过电阻R6与第2引脚相连、通过电阻R7与运算 放大器U1的第9引脚相连、通过电阻R18与运算放大器U2的第6引脚相连;运算放大器U1的第 3、5、10、12引脚接地;运算放大器U1的第4引脚接VCC;运算放大器U1的第11引脚接VEE;运算 放大器U1的第6引脚接第二0.9阶分数阶模块电路的LA引脚;运算放大器U1的第7引脚分别 与第二0.9阶分数阶模块电路的LB引脚、乘法器U4的第1引脚和乘法器U6的第3引脚相连接， 该运算放大器U1的第7引脚还通过电阻R1与运算放大器U1的第13引脚相连接;运算放大器 U1的第8引脚分别与第一 0.9阶分数阶模块电路的LB引脚、乘法器U5的第1引脚和乘法器U6 的第1引脚相连接，该运算放大器U1的第8引脚还通过电阻R8与运算放大器U1的第6引脚相 连、通过电阻R3与运算放大器U1的第9引脚相连;运算放大器U1的第9引脚接第一 0.9阶分数 阶模块电路的LA引脚;运算放大器U1的第14引脚分别通过电阻R2与运算放大器U1的第13引 脚相连、通过电阻R9与运算放大器U1的第6引脚相连、通过电阻R4与运算放大器U1的第9弓| 脚相连、通过电阻R21与运算放大器U3的第9引脚相连接。
[0069] 所述运算放大器U2的第1引脚分别通过电阻R16与第2引脚相连、通过电阻R19与运 算放大器U2的第6引脚相连;运算放大器U2的第3、5、10、12引脚接地;第4引脚接VCC;第11引 脚接VEE;运算放大器U2的第6引脚接第四0.9阶分数阶模块电路的LA引脚;运算放大器U2的 第7引脚与第四0.9阶分数阶模块电路的LB引脚相连，该运算放大器U2的第7引脚还通过电 阻R17与运算放大器U2的第6引脚相连，通过电阻R20与运算放大器U3的第9引脚相连;运算 放大器U2的第8引脚分别与第三0.9阶分数阶模块电路的LB引脚、乘法器U4的第3引脚和乘 法器U5的第3引脚相连，该运算放大器U2的第8引脚还通过电阻R13与运算放大器U2的第9引 脚相连、通过电阻R25与运算放大器U3的第2引脚相连;运算放大器U2的第9引脚接第三0.9 阶分数阶模块电路的LA引脚;运算放大器U2的第14引脚分别通过电阻R12与运算放大器U2 的第13引脚相连、通过电阻R14与运算放大器U2的第9引脚相连、通过电阻R24与运算放大器 U3的第6引脚相连。
[0070] 所述运算放大器U3的第1引脚分别通过电阻R27与第2引脚相连、通过电阻R29与运 算放大器U3的第13引脚相连;运算放大器U3的第3、5、10、12引脚接地;第4引脚接VCC;第11 弓丨脚接VEE;运算放大器U3的第6引脚接第六0.9阶分数阶模块电路的LA引脚;运算放大器U3 的第7引脚与第六0.9阶分数阶模块电路的LB引脚相连，该运算放大器U3的第7引脚还通过 电阻R23与运算放大器U3的第6引脚相连、通过电阻R28与运算放大器U3的第13引脚相连;运 算放大器U3的第8引脚与第五0.9阶分数阶模块电路的LB引脚相连，该运算放大器U3的第8 引脚还通过电阻R15与运算放大器U2的第2引脚相连;运算放大器U3的第9引脚接第五0.9阶 分数阶模块电路的LA引脚，运算放大器U3的第14引脚通过电阻R30接运算放大器U3的第13 引脚。
[0071]所述乘法器U4的第1引脚接运算放大器U1的第7引脚；第3引脚接运算放大器U2的 第8引脚;第2、4、6引脚均接地;第5引脚接VEE;第7引脚接通过电阻R5接运算放大器U1的第2 引脚;第8引脚接VCC。
[0072]所述乘法器U5的第1引脚接运算放大器U1的第8引脚；第3引脚接运算放大器U2的 第8引脚;第2、4、6引脚均接地;第5引脚接VEE;第7引脚分别通过电阻R10与运算放大器U1的 第6引脚相连、通过电阻R22与运算放大器U3的第9引脚相连;第8引脚接VCC。
[0073]所述乘法器U6的第1引脚接运算放大器U1的第8引脚；第3引脚接运算放大器U1的 第7引脚;第2、4、6引脚均接地;第5引脚接VEE;第7引脚接通过电阻R11接运算放大器U2的第 13引脚;第8引脚接VCC。
[0074]所述函数信号发生器U7通过电阻R26接运算放大器U3的第2引脚。
[0075]在本实施例中，上述模拟电路中电阻的阻值分别为：
[0076] R1=R2 = R5 = R6 = R8 = R11 = R12 = R15 = R16 = R20 = R25 = R26 = R27 = R28 = R29 = R30 = 10K Q ；R3 = R4 = R17 = R19 = 714Q ；R7 = R18 = 12.5 Q ；
[0077] R9 = R21=625Q ；R10 = R14 = R22 = R24 = 50 Q ；R13 = R23 = 233 Q ；
[0078] Ra=1.55MQ ；Rb = 62M Q ；RC = 2.5K Q ；Ci = 0.7yF；C2 = 0.52yF；
[0079] C3=l.lyF。
[0080]所述的运算放大器Ul、运算放大器U2、和运算放大器U3均采用LF347N运算放大芯 片、所述乘法器U4、乘法器U5和乘法器U6采用AD633JN乘法器芯片，所述函数信号发生器U7 采用YB1638函数信号发生芯片。
[0081] 本发明的计算机仿真图如图5至图8所示，分别为:驱动信号-原始信号计算机仿真 图；驱动信号-合成信号计算机仿真图；原始信号-合成信号计算机仿真图；原始信号-还原 信号计算机仿真图。
[0082] 需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明包 括并不限于【具体实施方式】中所述的实施例，凡是由本领域技术人员根据本发明的技术方案 得出的其他实施方式，同样属于本发明保护的范围。
【主权项】
1. 一种基于分数阶四翼混沌系统的保密通信方法，其特征在于包括如下步骤： 步骤1、建立如下0.9阶分数阶四翼混沌系统：其中，系统参数&=14々=43' = -1，(1=16,6 = 4; 步骤2、以上述0.9阶分数阶四翼混沌系统为驱动系统，基于