一种大容量业务数据校验装置的制造方法
【技术领域】
[0001]本实用新型涉及一种通信设备数据的存储与交互式通信中，具体涉及的是一种大容量业务数据校验装置。
【背景技术】
[0002]在电子信息技术中，传统的通信设备在实现数据交互配置时，仍采用一条(包)发送、一条(包)应答的交互方式，这种方式在业务量配置不大的情况下可满足需要。但随着通信技术的高速发展，通信设备的功能越来越强，业务量也越来越大，在获取设备内部配置数据时，采用传统的一条一条交互式访问应答方式已越来越不能满足现有高速发展的技术需求。
【发明内容】
[0003]为了克服上述现有技术的不足，本实用新型的目的是提供一种大容量业务数据校验装置，可实现对各类容量业务数据校验，具有技术可靠、效率高、应用范围广的特点。
[0004]为了实现上述目的，本实用新型采用的技术方案是:
[0005]一种大容量业务数据校验装置，包括核心控制单元、逻辑处理单元、时钟处理单元、本地数据接口单元、外部数据读取接口单元、状态指示单元、电源管理单元，核心控制单元分别与逻辑处理单元、时钟处理单元、本地数据接口单元、外部数据读取接口单元、状态指示单元一端相连接，时钟处理单元另一端与外部设备时钟接口相连接，外部数据读取接口单元另一端与外部数据接口相连接，电源管理单元与外部电源相连接。
[0006]所述核心控制单元校验类型至少包括本地用户配置校验和、来向去向El信道配置校验和、本地用户配置权限校验和、来向去向El信道配置中继校验和，其中本地用户配置数量至少不少于448条，来向去向El信道配置数量不少于240条，本地用户配置数量不少于448条、来向去向El信道配置中继数量不少于240条。
[0007]所述外部电源为+5V直流电源。
[0008]与现有技术相比，本实用新型的有益效果是:
[0009]本装置采用ARM微处理器作为控制核心，具有高性能、低功耗等特点，实现按数据类型至少包括对本地用户配置、来向去向El信道配置、本地用户配置权限、来向去向El信道配置中继数据配置分别进行校验计算，得出各种校验值，再根据得出的校验值与外部校验值进行对比，针对对比不一致的情况单独提取相关数据流，以最高速度、占用较少带宽保证本地数据与外部数据的完整性、一致性，广泛用于通信及相关的设备中数据的存储与交互式通信中，具有技术可靠，读取数据效率高，应用范围广，可实现对各种大中型容量数据按类进行校验，提高工作效率，满足大业务量的需要的优点。
【附图说明】
[0010]图1为本实用新型的结构示意框图；
[0011]图2-1为本实用新型的核心控制单元电路原理示意图；
[0012]图2-2为本实用新型的逻辑处理单元电路原理示意图；
[0013]图2-3为本实用新型的本地数据接口单元电路原理示意图；
[0014]图2-4为本实用新型的时钟处理单元及外部数据读取接口单元电路原理示意图；
[0015]图2-5为本实用新型的状态指示单元及电源管理单元电路原理示意图。
[0016]其中，I为包括核心控制单元；2为逻辑处理单元；3为时钟处理单元；4为本地数据接口单元；5为外部数据读取接口单元；6为状态指示单元；7为电源管理单元，8为外部设备时钟接口 ；9为外部数据接口 ；10为外部电源。
【具体实施方式】
[0017]下面结合附图对【实用新型内容】作进一步说明，附图为本实用新型的具体实施例:
[0018]如图1所示，一种大容量业务数据校验装置，包括核心控制单元1、逻辑处理单元
2、时钟处理单元3、本地数据接口单元4、外部数据读取接口单元5、状态指示单元6、电源管理单元7，核心控制单元I分别与逻辑处理单元2、时钟处理单元3、本地数据接口单元4、外部数据读取接口单元5、状态指示单元6 —端相连接，时钟处理单元3另一端与外部设备时钟接口 8相连接，外部数据读取接口单元5另一端与外部数据接口 9相连接，电源管理单元7与外部电源10相连接。
[0019]所述核心控制单元I校验类型至少包括本地用户配置校验和、来向去向El信道配置校验和、本地用户配置权限校验和、来向去向El信道配置中继校验和，其中本地用户配置数量至少不少于448条，来向去向El信道配置数量不少于240条，本地用户配置数量不少于448条、来向去向El信道配置中继数量不少于240条。
[0020]所述外部电源10为+5V直流电源。
[0021]如图2-1所示为核心控制单元I电路原理结构示意图。
[0022]核心控制单元I主要实现装置各个接口信号的收集处理，完成本地数据的分类校验计算、与外部数据进行校验比对，控制实现对外部数据的分类读取功能，核心控制单元I由芯片U1、晶振Y2、电容Cl到C7、芯片U6、电池BAT1、电阻R1、电容C8、电容C9组成，其中Ul为主要核心控制芯片，实现装置主要的业务收集处理、校验数据的计算、内部各类数据的转换、数据的存储等功能，Y2为Ul提供特定的频率支持，Cl到C7实现对电源信号滤波功能，U6、BAT1、Rl、C8、C9完成装置掉电时内部时间的存储。
[0023]如图2-2所示为逻辑处理单元2电路原理结构示意图。
[0024]逻辑处理单元2主要完成装置内部的逻辑信号处理，逻辑处理单元2由芯片U25、接插件J4、电阻R28、电阻R41、电阻R55到R60组成，其中U25完成装置内部的逻辑信号处理，J4完成U25逻辑程序的输入，R28、R41、R55到R60完成对逻辑处理单元周边信号的适配。
[0025]如图2-3所示为图1的本地数据接口单元4电路原理结构示意图。
[0026]本地数据接口单元4主要实现本地用户配置数据、来向去向EI信道配置数据、本地用户配置权限数据、来向去向El信道配置中继等数据的存储，及分类存储，便于核心控制单元I按类提取、按类校验等功能，本地数据接口单元4由芯片U2、电容C140到C143、芯片U3、电阻R105、R106、电容C65到C67、芯片U4、晶振Y3、电阻R61到R62、电容C82到C83组成，其中U2辅助Ul实现临时数据的随机存储，C140到C143完成对U2供电电源信号的滤波，U3完成特定条件下的程序存储，R105、R106完成对U3供电电源的上电复位，C65到C