专利名称：传输损耗小的电子电路的制作方法
技术领域：
本发明涉及具有传输高频信号的传输线路的电子电路单元。
背景技术：
以往，为了在高频电路中不损耗电能地进行传输，通过匹配电路进行电路间的阻抗匹配(matching)。
图6表示设置在功率放大器的输出级的匹配电路的结构例。匹配电路101设置在功率放大器102的输出端，功率放大器102的输出经由该匹配电路101的传输线路103传输到后级的负载。将由经由旁路电容器104而接地的供电线路105和输出电容器106构成的并联共振电路与晶体管107的集电极连接，另外在传输线路103的输出侧，串联设置一个电容器118，并且并联设置另一个电容器119。
在上述匹配电路101中，介由供电线路105供给流过晶体管107的集电极/发射极之间的电流。此时，通过使由供电线路105以及输出电容器106构成的并联共振电路并联共振，阻抗变得无限大，能够使该并联共振电路中的电能损耗理想地变为零。此外，通过采用传输线路103和两个电容器118、119使功率放大器102的阻抗和与后极连接的负载的阻抗匹配，抑制电能的反射，能够使由阻抗失配引起的电能损耗消除。
图7是表示由微波传输带线(microstrip line)构成传输线路103时的剖面结构的结构说明图。上面的导体111为传输线路103，下面的导体112接地。电介质基板113由多个电介质层113a～113c构成，在该电介质基板113上制作功率放大器102、晶体管107。
然而，即使由匹配电路101阻抗匹配，由于与构成传输线路103的导体111所具有的电阻值对应的大小的电流流过传输线路103，因此不能使导体损耗完全消除。另一方面，由于具有小型化的要求，因此对于在电介质基板113的上面充分确保导体111的厚度以及宽度并降低电阻值具有限制。
另外，可知在由多个电介质层构成的层叠基板的各基板面上设置有同一形状的导体图案，通过将形成在相邻层上的导体图案的两端由通孔并联连接，能够等价地增大导体厚度(例如参照专利文献1)。
但是，为了以有限的空间高效地确保传输线路长度，优选使导体作成具有多个弯曲部的复杂形状(例如螺旋图案(spiral pattern))，但在高频电流流过具有上述弯曲部分的传输线路时，存在因电场集中在导体图案的弯曲部分，而导致传输损耗增大的问题。
发明内容
本发明正是鉴于上述问题提出的，其目的在于提供一种使构成传输线路的导体图案的导体厚度等价地变厚并能降低电阻值，并且即使是具有弯曲部分的导体图案，也能抑制由弯曲部分中的电场集中所引起的传输损耗的电子电路单元。
本发明的电子电路单元，其特征在于，具备层叠基板，具有多个电介质层；第1导体图案，设置在所述层叠基板的表层面或内层面，并具有弯曲部；第2导体图案，在与形成有所述第1导体图案的层相邻的层上与所述第一导体图案相对而被设置；和连接导体，设置在所述第一及第二导体图案的至少弯曲部，并导通连接所述第一及第二导体图案，经由由所述第1及第2导体图案构成的传输线路传输电能。
根据该结构，虽然经由由第1及第2导体图案构成的传输线路传输电能，但由于在第1及第2导体图案的弯曲部上设置有导通连接第1及第2导体图案的连接导体，因此能够增大电场集中的弯曲部的表面积，能够减小传输损耗。
本发明的特征在于，在上述电子电路单元中，具备功率放大器，设置在上述层叠基板上；和阻抗匹配电路，与上述功率放大器的输出端连接，包括上述第1及第2导体图案和上述连接导体。
根据该结构，通过阻抗匹配电路使功率放大器和后级的负载之间的阻抗匹配，可高效地传输电能，并且能够减小阻抗匹配电路中的传输线路的电阻值，减小损耗。
本发明的特征在于，在上述电子电路单元中，上述连接导体，设置在上述第1及第2导体图案的直线部，在该直线部中导通连接上述第1及第2导体图案。
由此，在上述第1及第2导体图案的直线部中也通过连接导体被导通连接，因此能够增大导体图案的表面积，减小传输损耗。
本发明的特征在于，在上述电子电路单元中，介于上述第1及第2导体图案之间的电介质层的厚度比与该电介质层相邻的相邻电介质层薄。
由此，在由金属的电镀形成连接导体时，具有能降低连接导体的高度并缩短形成时间的效果。连接导体的高度，需要与介于第1及第2导体图案之间的电介质层的厚度对应的高度，但如果将电介质层的厚度设为与其他电介质层相同的高度，则有连接导体变高的倾向。在此，通过将形成有连接导体的电介质层设为比相邻电介质层薄，从而能够降低连接导体的高度并缩短由电镀所引起的金属层形成时间。
本发明的特征在于，在上述电子电路单元中，上述连接导体是在连接上述第1导体图案和上述第2导体图案的通孔内填充有实心状的导电性物质的圆柱体或长尺体。
由此，因为连接第1导体图案和第2导体图案的连接导体，不是中空状，而是填充有实心状的导电性物质的圆柱体或长尺体，因此连接导体的剖面积变大，能够降低导体图案的电阻值并降低传输损耗。
本发明的特征在于，在上述电子电路单元中，在上述层叠基板的内层面上设置上述第2导体图案，在该第2导体图案表面形成在蚀刻金属电镀层时表现耐性的势垒金属，在内层面上对金属进行电镀，形成金属电镀层，对上述金属电镀层进行选择性蚀刻，形成上述连接导体，涂敷或者层叠热硬化性的电介质材料，形成电介质层，对该电介质层表面进行磨削，形成上述连接导体表面露出的上述表层，在露出上述连接导体的表层面设置上述第1导电图案。
由此，能够设置由填充有不是中空状而是实心状的导电性物质的圆柱体或长尺体构成的连接导体。
(发明效果)
根据本发明，能够提供一种等价地增厚构成传输线路的导体图案的导体厚度并降低电阻值，并且即使是具有弯曲部分的导体图案也能抑制由弯曲部分中的电场集中所引起的传输损耗的电子电路单元。
图1(a)是有关一实施方式的电子电路单元的传输线路部分的平面图，(b)是图(a)所示的A-A线向视剖面图。
图2(a)是图1所示的区域R的俯视图，(b)是图(a)所示的B-B线向视剖面图。
图3是表示上述实施方式的第1及第2导体图案、连接导体的制造工序的图。
图4(a)是对连接导体进行变形的电子电路单元的传输线路部分的平面图，(b)是图(a)所示的C-C线向视剖面图。
图5(a)是对连接导体进行变形的电子电路单元的传输线路部分的平面图，(b)是图(a)所示的D-D线的向视剖面图。
图6是现有的电子电路单元的结构说明图。
图7是图6所示的传输线路部分的部分剖面图。
图中10-层叠基板；11-第1电介质层；12-第2电介质层；13-第3电介质层；14-第1导体图案；15-第2导体图案；16～20、41、51-连接导体；21-导体层；101-匹配电路；102-功率放大器；103-传输线路；104-旁路电容器；105-供电线路；106-输出电容器；107-晶体管；108、109-电容器。
具体实施例方式
以下，参照附图，对本发明的实施方式进行详细的说明。
有关本实施方式的电子电路单元，与图6所示的电路结构相同。即本电子电路单元具有下述结构将匹配电路101与功率放大器102的输出端连接，通过该匹配电路101得到功率放大器102和后级的负载之间的阻抗匹配。
图1(a)(b)为有关本实施方式的电子电路单元的传输线路部分的平面图及剖面图。如图所示，层叠基板10由多个电介质层构成，该多个电介质层由第1电介质层11、第2电介质层12、第3电介质层13构成。在成为层叠基板10的表层的第1电介质层11的表面上，形成有具有多个弯曲部分的第1导体图案14。此外，如图1(b)所示，在第2电介质层12的表面上，形成第2导通图案15，所述第2电介质层12成为形成有第1导体图案14的第1电介质层11的相邻层。第1导体图案14和第2导体图案15具有相同的形状。在本实施方式中，第1以及第2导体图案14、15具有矩形波形状，如图1(a)所示，具有4处弯曲部(P1～P4)。具有上述同一形状的第1以及第2导体图案14、15夹持第1电介质层11而被相对配置。
如上所述，形成同一形状且被相对配置的第1导体图案14和第2导体图案15，通过由多个导电性的长尺体构成的连接导体16～20而被导通连接。如图1(a)所示，第1以及第2导体图案14、15，在弯曲部P1中经由连接导体16(右端部)而被导通。同样，在弯曲部P2中经由连接导体17(上端部)而被连接，在弯曲部P3中经由连接导体19(上端部)而被连接，在弯曲部P4中经由连接导体20(左端部)而被连接。即第1以及第2导体图案14、15的至少弯曲部P1～P4中，第1导体图案14和第2导体图案15经由连接导体而导通。
在本实施方式中，与第1以及第2导体图案14、15的五个直线部相对应而设置有五个连接导体16～20。各个连接导体16～20的长度，设定为比分别对应的直线部(导体图案14、15)只短一点的长度。此外，各个连接导体16～20的宽度设定为比分别对应的直线部(导体图案14、15)只窄一点的宽度。因此，第1以及第2导体图案14、15横跨传输线路的大致全长而由长尺体构成的多个连接导体16～20导通连接。
第1以及第2导体图案14、15的各个弯曲部(P1～P4)形成在相邻的两个直线部的交叉部，因此与哪一方的直线部相对而设置的连接导体(16、17、19、20)的一端部延伸到对应的弯曲部(P1～P4)为止，在各弯曲部(P1～P4)中导通第1及第2导体图案14、15。
如图1(b)所示，在第3电介质层13的下面上形成有发挥接地层功能的导体层21。另外，在图1中虽未图示，但在层叠基板10上，设置有在第1、第2及第3电介质层11、12、13的任一个表面上构成功率放大器102、晶体管107、供电线路105等元件的各种图案或布线等，根据需要经由形成在各电介质层1 1～13上的通孔连接图案之间。
图2(a)是抽出图1(a)所示的区域R的平面图，图2(b)是在图(a)中所示的B-B线向视剖面图。如图2(b)所示，在第1导体图案14和第2导体图案15之间形成的第1电介质层11的厚度D1，设定为比相邻的第2电介质层12的厚度D2薄。通过电镀形成连接导体(16～20)时，使连接导体(16～20)的膜厚变厚时，基于电镀的金属层形成时间变长。在此，第1电介质层11的厚度，设定为薄至能得到绝缘第1导体图案14和第2导体图案15的功能的程度。
在此，对本电子电路单元的制造工序进行说明。
第1、第2以及第3电介质层11、12、13，能够采用玻璃环氧树脂、环氧树脂、聚酰亚胺树脂等电介质树脂作为材料。此外，导体图案14、15以及成为接地的导体层21能够热压接铜箔而使用。连接导体16～20能够采用通过电镀形成的铜电镀柱。
图3(a)～(g)是表示第1以及第2导体图案14、15与连接导体的制造工序的图。
如图1(b)所示，通过将切割为矩形波形状的铜箔热压接在第2电介质层12的表面上，形成第2导体图案15(图3(a))。接下来，设置在蚀刻金属电镀层时表现耐性的势垒金属31，以使第二导体图案15的露出表面覆盖(图3(b))。作为在蚀刻铜时表现耐性的金属可使用金、银、锌、钯、镍等。
在包括由势垒金属31所覆盖的第2导体图案15的第2电介质层12的表面整体上用电解电镀形成铜电镀层32(图3(c))。电解电镀，将基板整体浸渍于电镀液，同时将其作为阴极，将电镀的金属的铜离子补给源作为阳极，由电分解反应将铜提取在阴极侧而进行。另外，除了电解电镀以外，也可使用无电解电镀。
接下来，按照保留连接导体19的方式选择性蚀刻铜电镀层32，形成由铜电镀柱构成的连接导体19(16～18、20)(图3(d))。
接着，对第2电介质层12的表面，涂敷或层叠用于从连接导体19(16～18、20)上开始形成第1电介质层11的电介质材料33(图3(e))。作为电介质材料，例如能够以液状或片状使用热硬化性的环氧树脂或聚酰亚胺树脂等。涂敷或层叠热硬化性的环氧树脂，使得其厚度比将第二导体图案15(包括势垒金属31)与由铜电镀柱构成的连接导体一致后的高度稍微厚，然后进行加热并使其硬化，。
接下来，通过对已硬化的电介质材料33进行磨削或研磨，使连接导体19(16～18、20)的上面露出。最后，如图1(a)所示，将切割为矩形波形状的铜箔按照与先前设置在内层的第2导体图案15相对的方式配置在第1电介质层11的表面上，通过对该铜箔进行热压接，形成第1导体图案14(图3(g))。
根据如上所述构成的电子电路单元，将功率放大器102的输出电能传输到后级的负载的传输线路103，由夹持第1电介质层11而相对配置的第1及第2导体图案14、15构成，但是在第1及第2导体图案14、15的至少弯曲部P1～P4中经由连接导体16～20导通连接，因此即使在流过大电能的高频电流的情况下，也能抑制弯曲部P1～P4中的电场的集中，能够减小传输损耗。
此外，在本实施方式中，在与第1及第2导体图案14、15的直线部相对的区域也设置有连接导体16～20，因此与只导通连接第1及第2导体图案14、15的两端部或弯曲部P1～P4的结构相比，能够增大导体图案的平均的表面积，能够进一步减小传输损耗。
另外，在本电子电路单元中，导通连接第1以及第2导体图案14、15的连接导体的形状以及配置位置并不限于上述的方式。
如图4(a)(b)所示的变形例是将连接导体设为圆柱形状的例子。另外，在与上述的图1(a)(b)中所示的各部分相同的部分中赋予相同的符号。第1及第2导体图案14、15的直线部以及弯曲部中以给定间隔设置圆柱状的连接导体41。尤其，第1及第2导体图案14、15的各弯曲部通过圆柱状的连接导体41a～41d导通连接。另外，连接导体41并不限于圆柱状，也可以为三角、四角及其他的多角柱状。
由此，在第1及第2导体图案14、15的弯曲部中设置有圆柱状的连接导体41a～41d时，也能抑制各弯曲部中的电场集中，能够减小传输损耗。
图5(a)(b)所示的变形例是从第1及第2导体图案14、15的输入端侧到输出端侧形成一连续的连接导体51的例子。如图所示，连接导体51横跨图案全长而导通连接第1导体图案14的下面和第2导体图案15的上面，因此能够抑制各弯曲部中的电场集中，并且能够有效地减小传输线路整体的电阻值，能够减小传输损耗。
另外，在以上的说明中，通过电解电镀形成由铜电镀柱构成的连接导体16～20、41、51，但也可以由电镀以外的方法形成。
产业上的利用可能性本发明，可适用于具有将功率放大器输出向后级的负载传输的传输线路的电子电路单元。
权利要求
1.一种传输损耗小的电子电路单元，具备层叠基板，具有多个电介质层；第1导体图案，设置在所述层叠基板的表层面或内层面，并具有弯曲部；第2导体图案，在与形成有所述第1导体图案的层相邻的层上与所述第一导体图案相对而被设置；和连接导体，设置在所述第一及第二导体图案的至少弯曲部，并导通连接所述第一及第二导体图案，经由由所述第1及第2导体图案构成的传输线路传输电能。
2.根据权利要求1所述的传输损耗小的电子电路单元，其特征在于，具备功率放大器，设置在所述层叠基板上；和阻抗匹配电路，与所述功率放大器的输出端连接，包括所述第1及第2导体图案和所述连接导体。
3.根据权利要求1所述的传输损耗小的电子电路单元，其特征在于，所述连接导体，设置在所述第1及第2导体图案的直线部，并在该直线部导通连接所述第1及第2导体图案。
4.根据权利要求1所述的传输损耗小的电子电路单元，其特征在于，介于所述第1及第2导体图案之间的电介质层的厚度比与该电介质层相邻的相邻电介质层薄。
5.根据权利要求1所述的传输损耗小的电子电路单元，其特征在于，所述连接导体是在连接所述第1导体图案和所述第2导体图案的通孔内填充有实心状的导电性物质的圆柱体或长尺体。
6.根据权利要求1所述的传输损耗小的电子电路单元，其特征在于，在所述层叠基板的内层面上设置所述第2导体图案，在该第2导体图案表面上形成在蚀刻金属电镀层时表现耐性的势垒金属，在内层面上对金属进行电镀而形成金属电镀层，对所述金属电镀层进行选择性蚀刻而形成所述连接导体，涂敷或者层叠热硬化性的电介质材料而形成电介质层，对该电介质层表面进行磨削而形成所述连接导体表面露出的所述表层，在露出所述连接导体表面的表层面设置所述第1导电图案。
全文摘要
一种电子电路单元，经由由导体图案构成的传输线路(103)传输电能，将匹配电路(101)与功率放大器(102)的输出端连接。匹配电路(101)具备第1导体图案(14)，设置在具有多个电介质层(11～13)的层叠基板(10)的第1电介质层(11)上，具有弯曲部(P1～P4)；第2导体图案(15)，与第1导体图案(14)相对而设置在相邻的第2电介质层(12)上；连接导体(16～20)，设置在第1及第2导体图案(14、15)的至少弯曲部(P1～P4)上。从而能够等价地增厚构成传输线路的导体图案的导体厚度，降低电阻值，并且即使是具有弯曲部分的导体图案也能抑制由弯曲部分中的电场集中所引起的传输损耗。
文档编号H05K1/00GK1921731SQ20061010847
公开日2007年2月28日 申请日期2006年8月4日 优先权日2005年8月22日
发明者青木一晴 申请人:阿尔卑斯电气株式会社