专利名称：一种减轻pcb板的贾凡尼式腐蚀程度的处理方法
技术领域：
本发明涉及PCB (Printed Circuit Board,印刷电路板)的设计制造 技术领域，尤其涉及选择性沉金板的贾凡尼式腐独效应的处理技术。背景纟支术目前手机PCB板普遍采用两种表面处理方式，即沉镍金(ENIG) 和有机涂覆工艺(Organic Solderability Preservative ， OSP ), —般手机 PCB板都会采用ENIG + OSP的方式。 一般的不含BGA( Ball Grid Array, 球栅阵列结构的PCB)及CSP (Chip Scale Package,芯片级封装)器件 的手机板表面处理采用ENIG工艺，如手机按键板；而含有BGA及CSP 等细间距复杂器件的手机PCB板采用选择性沉金(ENIG + OSP)。ENIG为化学(无电)镍金，而OSP则为一种有机涂覆工艺。对于 选择性沉金(ENIG + OSP)板，在其同一网络中的既有沉金盘又有OSP 盘位置，由于铜和金相连，存在金与铜的电势差，会形成腐蚀电池。金、 铜分别为腐蚀电池的阴、阳极(铜易失电子而成为阳极，金易得电子而 成为阴极)，腐蚀电池的形成使蚀铜速率成倍提升，这就是常说的 Galvanic Corrosion,即贾凡尼式腐蚀现象。同一网络中沉金盘与OSP盘的面积比例越大则贾凡尼式腐蚀效应 越明显，业内一般的PCB加工中，如果同一网络沉金盘与OSP盘的面 积比例>200:1时，就会容易出现OSP盘受过量蚀刻攻击变小甚至脱落 的现象。OSP盘变小就无法达到焊接所要求的可焊面积，相应会带来一 系列的不良影响；若OSP盘脱落，则会引起开路。如图1所示，对于键盘在主板上的手机PCB板，键盘是ENIG工艺，而键盘网络一般会连接到主芯片上，主芯片pad又采用OSP工艺。键盘 一般采用行列扫描的方式实现，所以 一个网络可能会连接好几个键盘， 这样EMG的面积将会很大，这个网络就存在比较严重的贾凡尼腐蚀效 应的风险。目前PCB板厂对于这种EMG面积和OSP面积比值大于200 的PCB板，在生产上只能通过控制药水PH值、增加补偿等方法减少贾 凡尼效应对焊盘的影响，但焊盘变小甚至脱落的情况依然存在，这时如 果没有检查出来问题，等OSP处理之后不能再做电测试(OSP膜不导 电)，因此在PCB加工厂内由于贾凡尼式腐蚀效应引起的开路就会流 到客户那里，这个问题比较难检查，等到焊接完成后发现问题会造成比 较大的损失。发明内容本发明所要解决的技术问题是提供一种减轻PCB板的贾凡尼式腐 蚀程度的处理方法。本发明的目的是通过以下技术方案实现的一种减轻PCB板的贾凡尼式腐蚀程度的处理方法，包括在PCB 板原理图设计完成后，分析查找会发生贾凡尼腐蚀效应的网络，然后在 该网络中增加OSP盘的面积。其中，所述OSP盘面积的增加方法为在PCB板原理图中增加采 用OSP处理的器件并在PCB布局时将所述器件放置OSP层，使得所述 网络中ENIG盘和OSP盘的面积比例小于200。其中，所述OSP盘面积的增加方法为在PCB板绘制时，在所述 网络中添加一块铜片，并对所述铜片进行OSP处理，使得该网络中ENIG 盘和OSP盘的面积比例小于200。其中，所述器件为采用OSP处理的电阻、滤波电容或者独立的焊盘。本发明具有以下有益效果由于同一网络中ENIG盘与OSP盘的面积比例大于200时PCB板 就会容易出现贾凡尼式腐蚀现象，因而本发明采用在容易出现贾凡尼式 腐蚀现象的网络中添加经OSP处理的器件或铜片的方法来增大OSP盘 的面积，有效地减轻了贾凡尼式腐蚀程度，提高了 PCB的成品率，且 操作简单，不影响所生产的PCB的其他部分。
图1是典型的手机键盘网络连接示意图；图2是本发明的方法流程图；图3是实施例中所使用的电阻结构示意图。
具体实施方式
请参阅图2，本发明的核心思想为在PCB板原理图设计完成后， 分析查找会发生贾凡尼腐烛效应的网络，然后在原理图上增加已采用 OSP处理的器件并在布局时将其放在OSP层，或者在PCB板绘制时在 这些网络中分别添加一块已采用OSP处理的铜片，使得这些网络中 EMG盘和OSP盘的面积比例小于200。下面结合附图及具体实施例对本发明作进一步描述以图1为例，该图所示为一个典型的键盘网络连接图，键盘采用 EMG工艺，连接到主芯片，主芯片采用OSP工艺。此键盘网络共连接了 5个键盘外环pad,按照附图中的数据可知一个4定盘pad的面积为3.14x (2.45x2.45-1.55x1.55 ) =11.304平方毫米；则总共ENIG的面积为11.304x5=56.52平方毫米； 主芯片pad的面积为3.14x0.15x0.15=0.07065平方毫米； 则总共OSP的面积为0.07065平方毫米； 那么，ENIG/OSP=56.52/0.07065=800,这个面积比例值远远大于200，则在PCB板的加工过程中会发生比 较严重的贾凡尼腐蚀效应，相应的主芯片pad会受过量蚀刻攻击变小甚 至脱落，主芯片焊盘变小就无法达到焊接所要求的可焊面积，会带来焊 接不良的问题；并且，若主芯片焊盘脱落，会引起开路，进行OSP处理 之后不能再做电测试，因此这种存在问题的PCB就会流到客户那里， 等到焊接完成后会造成比较大的损失。为加大这个网络上OSP的面积，确保ENIG和OSP的比值d 、于200 ， 一种方法为在原理图中增加采用OSP的器件，譬如一个对此键盘线的 上拉电阻、滤波电容或者一个单独的焊盘，上拉电阻或滤波电容可以增 加键盘网络的抗干扰能力，同时也不会增加很大的费用，并将此电阻、 电容或者焊盘放在OSP层处理，以图3所示的电阻为例， 则对应pad的面积为0.6x0.5=0.3平方毫米， 这样，OSP的总面积变为0.07065+0.3=0.37065平方毫米，那么，ENIG/OSP=56.52/0.37065=152,小于200,因此可以避免严 重的贾凡尼腐蚀效应，从而保护主芯片pad不被过分腐蚀，提高PCB 的成品率。另外一种方法不需要在原理图中增加器件，而是在PCB绘制过程 中在此网络连接一块铜皮，并将此铜皮采用OSP工艺处理，也可以达到 增加OSP面积的效果。无论采用何种方式，只要加大了这个网络上OSP 的面积，确保这个网络上EMG和OSP的面积比小于200 ，就可以大大减轻贾凡尼腐蚀发生的程度，就可以提高PCB的成品率。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡 在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应 包含在本发明的保护范围之内。
权利要求
1. 一种减轻PCB板的贾凡尼式腐蚀程度的处理方法，其特征在于，包括在PCB板原理图设计完成后，分析查找会发生贾凡尼腐蚀效应的网络，然后在该网络中增加有机涂覆工艺OSP盘的面积。
2、 如权利要求1所述减轻PCB板的贾凡尼式腐蚀程度的处理方 法，其特征在于，所述OSP盘面积的增加方法为在PCB板原理图 中增加采用OSP处理的器件并在PCB布局时将所述器件放置OSP 层，使得所述网络中沉镍金ENIG盘和OSP盘的面积比例小于200。
3、 如权利要求1或2所述减轻PCB板的贾凡尼式腐蚀程度的处 理方法，其特征在于，所述OSP盘面积的增加方法为在PCB拓J会 制时，在所述网络中添加一块铜片，并对所述铜片进行OSP处理， 寸吏得该网络中ENIG盘和OSP盘的面积比例小于200。
4、 如权利要求2所述减轻PCB板的贾凡尼式腐蚀程度的处理方 法，其特征在于，所述器件为采用OSP处理的电阻、滤波电容或 者独立的焊盘。
全文摘要
本发明公开了一种减轻PCB板的贾凡尼式腐蚀程度的处理方法，包括在PCB板原理图设计完成后，分析查找会发生贾凡尼腐蚀效应的网络，然后在该网络中增加有机涂覆工艺OSP盘的面积。由于同一网络中ENIG盘与OSP盘的面积比例大于200时PCB板就会容易出现贾凡尼式腐蚀现象，因而本发明采用在容易出现贾凡尼式腐蚀现象的网络中添加经OSP处理的器件或铜片的方法来增大OSP盘的面积，有效地减轻了贾凡尼式腐蚀程度，提高了PCB的成品率，且操作简单，不影响所生产的PCB的其他部分。
文档编号H05K3/00GK101267712SQ20081006679
公开日2008年9月17日 申请日期2008年4月25日 优先权日2008年4月25日
发明者路 许, 科 韩 申请人:中兴通讯股份有限公司