专利名称：随机相移混频型压电振子组合兆声波换能器装置的制作方法
技术领域：
本发明涉及一种兆声波换能器，尤其涉及一种随机相移混频型压电振子组合兆声波换能器装置。
背景技术：
随着集成电路特征尺寸进入到深亚微米阶段，集成电路晶片制造工艺中的湿法腐蚀及清洗的控制要求也越来越高，所要腐蚀的精度越来越高，所要清洗的颗粒越来越小，腐蚀及清洗的均勻性变成了一个挑战性的问题。采用兆声波作用下的化学腐蚀和清洗有助于加速腐蚀和清洗的效果，极大的提高了污染颗粒的去除。但是由于兆声波声场的干涉现象，在晶片上会形成很多声场强度很高的热点，同时也形成很多声场强度很低的死点，在晶片上的声场强度的均勻性很难达到。虽然在改进的过程中，有利用频率扫描的办法来减少热点的形成，但由于频率扫描仅围绕一个中心频率，并且这个围绕中心频率变化的扫描只施加在一个兆声波振子上，兆声波振子的机械振动的固有频率是一定的(一般等于兆声波的中心频率)，偏离中心频率的变化会造成振子振幅的减少使得传播的兆声波能量下降，从而在晶片表面上形成的声能量密度随着扫描频率变化，无法产生均勻性的声场。也有用频率叠加组合的办法，但由于频率叠加组合的电压仍施加在同一个压电晶体振子上，振子振动的变化过大影响了电声转化的效率， 使得清洗的效果有所下降。
发明内容
(一 )要解决的技术问题本发明所要解决的技术问题是如何产生表面湿法腐蚀清洗所需要的均勻性声场。( 二)技术方案为解决上述技术问题，本发明提供了一种随机相移混频型压电振子组合兆声波换能器装置，包括交流电压激励信号发生放大电路和兆声波换能器组装体，所述交流电压激励信号发生放大电路包括依次连接的微处理器、多通道交流电压激励信号发生电路、功率放大和阻抗匹配电路；所述微处理器用于输出多路交流电压激励信号的频率控制字和移相控制字至所述多通道交流电压激励信号发生电路，且至少一路所述移相控制字在一定范围内随时间随机变化；所述多通道交流电压激励信号发生电路用于根据所述频率控制字和移相控制字产生多路交流电压激励信号；所述功率放大和阻抗匹配电路用于先通过功率放大电路将所产生的交流电压激励信号放大为驱动信号，再通过阻抗匹配电路输出至兆声波换能器组装体；所述兆声波换能器组装体用于通过加载所述驱动信号而产生随机变化的声场。
优选地，所述兆声波换能器组装体包括压电晶体振子组合、固定腔室、气冷流体入口、气冷流体出口、兆声波耦合材料以及兆声波换能器，所述压电晶体振子组合包括中心振子和外围振子；所述压电晶体振子组合安装在所述固定腔室内，所述气冷流体入口和气冷流体出口分别设置在所述固定腔室的两侧；兆声波换能器通过所述兆声波耦合材料与所述压电晶体振子组合粘接。优选地，所述中心振子为圆形或圆环形，且所述外围振子为圆环形。优选地，所述微处理器和多通道交流电压激励信号发生电路通过地址映射的方式或串口通信的方式建立通信关系。优选地，所述多通道交流电压激励信号发生电路用于采用直接数字合成技术产生多路频率为700K 2MHz的交流电压激励信号。优选地，所述多通道交流电压激励信号发生电路包括基准时钟、频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器、波形存储器、D/A转换器和低通滤波器； 所述频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器和波形存储器均通过FPGA实现；所述基准时钟是由高稳定晶振所产生的频率为fclk的全局时钟，频率字寄存器用于缓存由微处理发送的第一通道的交流电压激励信号的频率控制字Kl，所述相位累加器是一个位数为N的二进制加法器，所述移相字寄存器用于缓存由微处理发送的第一通道的交流电压激励信号的移相控制字P1，P1小于或等于N;在每个时钟周期，频率控制字Kl 在相位累加器中进行累加，累加结果在位数为M的数字加法器中与移相控制字Pl相加，结果输出到输出锁存器，波形存储器用于存储正弦函数表，并根据输出锁存器的值进行寻址， 输出对应正弦函数表的函数幅值至D/A转换器，得到所需频率、相位的正弦阶梯波，再经低通滤波器平滑后作为交流电压激励信号输出。优选地，所述中心振子用于加载由功率放大和阻抗匹配电路产生的固定相移的驱动信号；所述中心振子的外围振子用于加载相对所述中心振子所加载的驱动信号具有随机相移变化的驱动信号，或由功率放大和阻抗匹配电路产生的固定相移的驱动信号。优选地，所述兆声波耦合材料为胶水。优选地，所述兆声波换能器为石英或红宝石兆声波换能器。(三)有益效果本发明的有益效果如下1)本发明基于DDS (直接数字合成)技术产生频率和相位可控的交流电压激励信号。传统方法中一般采用模拟延迟线来实现相位的延迟控制，通过电子开关分段切换来控制延迟量的大小，造成相位延迟可调量分辨率低，并且需要搭建庞大的LC网络和电子开关矩阵，且模拟器件的电气参数容易漂移、容易受电磁干扰。本发明采用的DDS技术从相位概念出发进行信号的数字合成，因此大大提高了信号频率分辨率和相位分辨率的精度、降低了频率转换时间和相位噪声。2)本发明用两个或两个以上的驱动信号，其中至少一个驱动信号的相位偏移可随时间在一定范围内随机设定，分别加载到一个组合型的兆声波换能器上。由固定相移和相对具有随机相移变化的驱动信号作用在不同压电振子组合所激发的兆声波所合成波形的畸变在腐蚀清洗的介质声场内产生了一个随机变化的声场，使得无法形成目前已有兆声波换能器所激发的固定兆声波合成声场相干所产生的热点和死点，从而产生表面湿法腐蚀清洗所需要的均勻性声场，减小和消除了由热点产生的剧烈气蚀对特征尺寸结构的破坏。
图1为本发明实施例的装置结构示意；图2是多通道交流电压激励信号发生电路的原理框图；图3是功率放大和阻抗匹配电路的原理框图；图4是兆声波换能器组装体的结构示意图。
具体实施例方式下面对于本发明所提出的一种随机相移混频型压电振子组合兆声波换能器装置， 结合附图和实施例详细说明。本发明采用两个或两个以上的驱动信号，信号频率在700KHZ 2MHz范围之间，其中至少一个驱动信号的相位偏移可随时间在一定范围内随机设定，分别加载到一个兆声波换能器组装体上。由固定相移和相对具有随机相移变化的驱动信号作用在不同压电晶体阵子组合，所激发的兆声波合成波形在腐蚀清洗介质内产生一个随机变化的声场，不会形成目前已有兆声波换能器所激发的固定兆声波合成声场相干所产生的热点和死点，从而产生表面湿法腐蚀清洗所需要的均勻性声场，减小和消除了由热点产生的剧烈气蚀对特征尺寸结构的破坏。图1为装置结构示意图，包括微处理器、多通道交流电压激励信号发生电路、功率放大和阻抗匹配电路、兆声波换能器组装体，其中微处理器和多通道交流电压激励信号发生电路可通过地址映射的方式或串口通信的方式建立通信关系，微处理器和多通道交流电压激励信号发生电路、多通道交流电压激励信号发生电路、功率放大和阻抗匹配电路均通过电路连接。图1的工作原理如下微处理器根据各压电晶体振子的固有频率设定各通道交流电压激励信号的频率控制字，并采用现有的随机数产生算法产生至少一个通道的相位随机偏移值，设定为交流电压激励信号的移相控制字。各通道交流电压激励信号的频率控制字和移相控制字通过扩展外设寄存器或串口通信方式写入多通道交流电压激励信号发生电路中FPGA内部相应的寄存器内。多通道交流电压激励信号发生电路根据频率控制字和移相控制字产生一定频率和相位的多路交流电压激励信号。功率放大和阻抗匹配电路通过功率放大电路将交流电压激励信号放大为驱动信号，再输出至兆声波换能器组装体，通过激励兆声波换能器组装体中的压电晶体振子组合，产生一个随机变化的声场，从而保证表面湿法腐蚀清洗所需要声场的均勻性。图2是多通道交流电压激励信号发生电路的原理框图，它由基准时钟、频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器、波形存储器、D/A转换器、低通滤波器组成。其中频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器、波形存储器通过FPGA实现。图2的工作原理如下基准时钟是由高稳定晶振所产生的频率为f。lk的全局时钟。CHl频率字寄存器缓存由微处理发送的通道1的交流电压激励信号的频率控制字K1。相位累加器是一个位数为 N的二进制加法器。CHl相移字寄存器缓存由微处理发送的通道1的交流电压激励信号的移相控制字Pl，Pl小于或等于相位累加器的字长N。在每个时钟周期对频率控制字Kl在相位累加器中进行累加，累加结果在位数为M的数字加法器中与移相控制字Pl相加，结果输出到CHl输出锁存器。而波形存储器中存储着一张正弦函数表，可根据CHl输出锁存器的值进行寻址，输出对应表格单元的函数幅值至D/A转换器，得到所需频率、相位的正弦阶梯波，再经低通滤波器平滑后输出。通道2的交流电压激励信号输出原理与之类似，同样移相控制字的值由微处理器输出。利用FPGA的并行处理能力，可并行输出多通道的交流电压激励信号。并且其中至少有一个通道的移相控制字是由微处理器输出的随机数。设输出的交流电压激励信号频率为f。ut，频率分辨率为Δ fmin，则
权利要求
1.一种随机相移混频型压电振子组合兆声波换能器装置，其特征在于，包括交流电压激励信号发生放大电路和兆声波换能器组装体，所述交流电压激励信号发生放大电路包括依次连接的微处理器、多通道交流电压激励信号发生电路、功率放大和阻抗匹配电路；所述微处理器用于输出多路交流电压激励信号的频率控制字和移相控制字至所述多通道交流电压激励信号发生电路，且至少一路所述移相控制字在一定范围内随时间随机变化；所述多通道交流电压激励信号发生电路用于根据所述频率控制字和移相控制字产生多路交流电压激励信号；所述功率放大和阻抗匹配电路用于先通过功率放大电路将所产生的交流电压激励信号放大为驱动信号，再输出至兆声波换能器组装体；所述兆声波换能器组装体用于通过加载所述驱动信号而产生随机变化的声场。
2.如权利要求1所述的装置，其特征在于，所述兆声波换能器组装体包括压电晶体振子组合、固定腔室、气冷流体入口、气冷流体出口、兆声波耦合材料以及兆声波换能器，所述压电晶体振子组合包括中心振子和外围振子；所述压电晶体振子组合安装在所述固定腔室内，所述气冷流体入口和气冷流体出口分别设置在所述固定腔室的两侧；兆声波换能器通过所述兆声波耦合材料与所述压电晶体振子组合粘接。
3.如权利要求2所述的装置，其特征在于，所述中心振子为圆形或圆环形，且所述外围振子为圆环形。
4.如权利要求1所述的装置，其特征在于，所述微处理器和多通道交流电压激励信号发生电路通过地址映射的方式或串口通信的方式建立通信关系。
5.如权利要求1所述的装置，其特征在于，所述多通道交流电压激励信号发生电路用于采用直接数字合成技术产生多路交流电压激励信号。
6.如权利要求1所述的装置，其特征在于，所述多通道交流电压激励信号发生电路包括基准时钟、频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器、波形存储器、D/A转换器和低通滤波器；所述频率字寄存器、移相字寄存器、相位累加器、数字加法器、输出锁存器和波形存储器均通过FPGA实现；所述基准时钟是由高稳定晶振所产生的频率为f。lk的全局时钟，频率字寄存器用于缓存由微处理发送的第一通道的交流电压激励信号的频率控制字K1，所述相位累加器是一个位数为N的二进制加法器，所述移相字寄存器用于缓存由微处理发送的第一通道的交流电压激励信号的移相控制字Pl，Pl小于或等于N ；在每个时钟周期，频率控制字Kl在相位累加器中进行累加，累加结果在位数为M的数字加法器中与移相控制字Pl相加，结果输出到输出锁存器，波形存储器用于存储正弦函数表，并根据输出锁存器的值进行寻址，输出对应正弦函数表的函数幅值至D/A转换器，得到所需频率、相位的正弦阶梯波，再经低通滤波器平滑后作为交流电压激励信号输出。
7.如权利要求2所述的装置，其特征在于，所述中心振子用于加载由功率放大和阻抗匹配电路产生的固定相移的驱动信号；所述中心振子的外围振子用于加载相对所述中心振子所加载的驱动信号具有随机相移变化的驱动信号，或由功率放大和阻抗匹配电路产生的固定相移的驱动信号。
8.如权利要求2所述的装置，其特征在于，所述兆声波耦合材料为胶水。
9.如权利要求2 8中任一项所述的装置，其特征在于，所述兆声波换能器为石英或红宝石兆声波换能器。
全文摘要
本发明涉及兆声波换能器技术领域，公开了一种随机相移混频型压电振子组合兆声波换能器装置，其中，交流电压激励信号发生放大电路的微处理器用于输出多路交流电压激励信号的频率控制字和移相控制字至多通道交流电压激励信号发生电路，且至少一路移相控制字在一定范围内随时间随机变化；多通道交流电压激励信号发生电路根据频率控制字和移相控制字产生多路交流电压激励信号；功率放大和阻抗匹配电路用于先通过功率放大电路将所产生的交流电压激励信号放大为驱动信号，再通过阻抗匹配电路输出至兆声波换能器组装体；兆声波换能器组装体通过加载所产生的驱动信号产生随机变化的声场。通过本发明能产生表面湿法腐蚀清洗所需要的均匀性声场。
文档编号B06B1/06GK102397838SQ20111033232
公开日2012年4月4日 申请日期2011年10月27日 优先权日2011年10月27日
发明者吴仪, 马嘉 申请人:北京七星华创电子股份有限公司