Led驱动电路及其跨导放大器的制造方法
【专利摘要】本实用新型提供了一种LED驱动电路及其跨导放大器，该LED驱动电路包括恒流控制电路、变压器、开关管、采样电阻、续流二极管和输出电容，该恒流控制电路包括峰值采样保持电路、输出等效电流计算电路、跨导放大器、PWM信号产生电路、逻辑和驱动电路，该跨导放大器包括：差分输入级电路；输入开关网络，对输入的正输入信号和负输入信号进行切换，使其交替输入至第一和第二电压转电流电路的输入端；电流传递电路；电流传递开关网络，对电流传递电路的电流传递路径进行切换；时钟信号发生器。本实用新型能够减小由于器件匹配和封装应力导致的失调，有利于提高电路和输出电流的一致性。
【专利说明】LED驱动电路及其跨导放大器【技术领域】
[0001 ] 本实用新型涉及LED驱动电路领域，尤其涉及一种LED驱动电路及其跨导放大器。【背景技术】
[0002]参考图1，传统的降压LED驱动电路主要包括:恒流控制电路100、续流二极管D1、电感L1、电容Cl、开关管Ml、采样电阻Res。其中，续流二极管Dl的负极连接到负载LED的正极和电源端Vin，续流二极管Dl的正极连接到电感LI的第一端，电感LI的第二端连接到负载LED的负极；开关管Ml连接于电感LI和采样电阻Rcs之间，该开关管Ml受恒流控制电路100控制。
[0003]其中，恒流控制电路100包括:峰值采样保持电路106，功率开关Ml导通时，采样流经功率开关的峰值电流在采样电阻Rcs上的采样电压Vcs ;输出等效电流计算电路105，根据采样电阻Rcs上的采样电压Vcs的峰值计算出输出等效电流；跨导放大器101，对输出等效电流与基准值Vrefl做误差放大，输出误差信号到环路补偿端COMP ;环路补偿端C0MP，该环路补偿端COMP可以外加补偿元件，一般由电阻、电容串并联组成，由误差信号Vcomp来控制环路；PWM信号产生电路102，接收误差信号Vcomp，产生PWM信号到逻辑控制电路103，PWM信号的占空比与误差信号Vcomp相关，逻辑控制电路103产生预驱动信号GTl经驱动电路104驱动功率开关Ml。
[0004]其中，输出电流的精度与基准值Vrefl、峰值采样保持值相关，还与跨导放大器101的精度相关，对于电路的一致性而言，跨导放大器101的精度具有决定性的作用。
[0005]参考图2，传统的跨导型跨导放大器电路中，MOS晶体管N1、N2作为输入对管，电阻Rl和电阻R2用来加宽跨导放大器的输入线性范围，如果输入线性范围足够，电阻Rl和电阻R2可以省略。MOS晶体管P1、P2、P3、P4、N4、N5作为中间级，镜像传递电流，使得输出电流1ut=Gm* (Vp-Vn), 1ut为输出电流，Gm为跨导，Vp为正输入信号的电压值，Vn为负输入信号的电压值。其中，跨导Gm的大小与作为输入管的MOS晶体管N1、N2的大小，电阻Rl和电阻R2的大小，以及镜像电流传递的比例相关。
[0006]跨导放大器的失配会导致控制的实际值与目标值发生偏差。在LED驱动电路尤其是使用跨导放大器的LED驱动电路中，为了将电路的一致性做好，就要求把电路的跨导做准确，并且尽可能减小电路的失调。但是，由于在工艺加工制造过程的偏差和封装应力，会导致设计的对称输入管、对称电阻和镜像电流变成失配，从而导致实际电路的跨导不再准确，电路的失调明显增加。为了减小这种失配，一般需要把所有会导致失配的元件做得尽可能的对称，包括版图的中心对称，并且加大对称元件的尺寸，但是这样会导致需要更大的芯片面积，也就增加了匹配成本。另外，即使使用这些措施，仍然不能很好的解决失配导致的问题，尤其是失配受到封装应力的影响，加大对称元件的尺寸的效果并不明显。
实用新型内容
[0007]本实用新型要解决的技术问题是提供一种LED驱动电路及其跨导放大器，能够减小由于器件匹配和封装应力导致的跨导放大器失调，有利于提高电路的一致性以及输出电流的一致性。
[0008]为解决上述技术问题，本实用新型提供了一种LED驱动电路，包括恒流控制电路、变压器、开关管、采样电阻、续流二极管和输出电容，其中，
[0009]所述变压器的原边绕组的同名端接收输入电压，所述变压器的副边绕组的同名端接地，所述变压器的副边绕组的异名端连接所述续流二极管的正极；
[0010]所述开关管的漏极连接所述变压器的原边绕组的异名端，所述开关管的栅极连接所述恒流控制电路的输出端；
[0011]所述采样电阻的第一端连接所述开关管的源极以及所述恒流控制电路的采样输入端，所述采样电阻的第二端接地；
[0012]所述输出电容的第一端连接所述续流二极管的负极，所述输出电容的第二端接地，
[0013]其中，所述恒流控制电路包括:
[0014]峰值采样保持电路，其输入端连接所述恒流控制电路的采样输入端，对所述采样电阻上的采样电压进行采样；
[0015]输出等效电流计算电路，其输入端与所述峰值采样保持电路的输出端相连，根据所述采样电压计算输出等效电流，并输出表示该输出等效电流的等效电压；
[0016]跨导放大器，其第一输入端连接所述输出等效电流计算电路的输出端，其第二输入端接收参考电压，对所述等效电压和参考电压进行误差放大；
[0017]PWM信号产生电路，其输入端连接所述跨导放大器的输出端，根据所述跨导放大器输出的误差信号产生PWM信号，所述PWM信号的占空比由所述误差信号调节；
[0018]逻辑和驱动电路，其输入端连接所述PWM信号产生电路的输出端，所述PWM信号经由该逻辑和驱动电路传输至所述开关管的栅极；
[0019]其中，所述跨导放大器包括:
[0020]差分输入级电路，包括第一电压转电流电路和第二电压转电流电路；
[0021]输入开关网络，对从所述跨导放大器的第一输入端和第二输入端输入的正输入信号和负输入信号进行切换，使所述正输入信号和负输入信号交替输入至所述第一电压转电流电路和第二电压转电流电路的输入端；
[0022]电流传递电路，对所述差分输入级电路输出的电流进行传递；
[0023]电流传递开关网络，对所述电流传递电路的电流传递路径进行切换，使所述跨导放大器的输出信号与所述正输入信号保持正极性，且与所述负输入信号保持反极性；
[0024]时钟信号发生器，产生周期性的非交叠的第一时钟信号和第二时钟信号，该第一时钟信号和第二时钟信号反相，该第一时钟信号和第二时钟信号用于控制所述输入开关网络和电流传递开关网络；
[0025]其中，所述电流传递电路包括:
[0026]第一镜像电流源，其输入端与所述第一电压转电流电路的输出端相连；
[0027]第二镜像电流源，其输入端与所述第二电压转电流电路的输出端相连；
[0028]第三镜像电流源，其输入端和输出端经由所述电流传递开关网络分别与所述第一镜像电流源和第二镜像电流源的输出端相连。[0029]根据本实用新型的一个实施例，所述输入开关网络包括:
[0030]第一开关，其第一端接收所述负输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第一时钟信号；
[0031]第二开关，其第一端接收所述正输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第二时钟信号；
[0032]第三开关，其第一端接收所述正输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第一时钟信号；
[0033]第四开关，其第一端接收所述负输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第二时钟信号。
[0034]根据本实用新型的一个实施例，所述电流传递开关网络包括:
[0035]第五开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述跨导放大器的输出端，其控制端接收所述第二时钟信号；
[0036]第六开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第一时钟信号；
[0037]第七开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第二时钟信号；
[0038]第八开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输出端，其控制端接收所述第一时钟信号。
[0039]根据本实用新型的一个实施例，所述第一时钟信号和第二时钟信号的占空比为
0.5。
[0040]根据本实用新型的一个实施例，所述第一电压转电流电路包括第一差分输入对管，所述第二电压转电流电路包括第二差分输入对管。
[0041]根据本实用新型的一个实施例，所述第一差分对管与第一电阻串联，所述第二差分对管与第二电阻串联。
[0042]根据本实用新型的一个实施例，所述第一差分输入对管和第二差分输入对管为NMOS晶体管、NPN三极管、PMOS晶体管或PNP三极管。
[0043]本实用新型还提供了一种跨导放大器，包括:
[0044]差分输入级电路，包括第一电压转电流电路和第二电压转电流电路；
[0045]输入开关网络，对从所述跨导放大器的第一输入端和第二输入端输入的正输入信号和负输入信号进行切换，使所述正输入信号和负输入信号交替输入至所述第一电压转电流电路和第二电压转电流电路的输入端；
[0046]电流传递电路，对所述差分输入级电路输出的电流进行传递，
[0047]电流传递开关网络，对所述电流传递电路的电流传递路径进行切换，使所述跨导放大器的输出信号与所述正输入信号保持正极性，且与所述负输入信号保持反极性；
[0048]时钟信号发生器，产生周期性的非交叠的第一时钟信号和第二时钟信号，该第一时钟信号和第二时钟信号反相，该第一时钟信号和第二时钟信号用于控制所述输入开关网络和电流传递开关网络；
[0049]其中，所述电流传递电路包括:
[0050]第一镜像电流源，其输入端与所述第一电压转电流电路的输出端相连；[0051]第二镜像电流源，其输入端与所述第二电压转电流电路的输出端相连；
[0052]第三镜像电流源，其输入端和输出端经由所述电流传递开关网络分别与所述第一镜像电流源和第二镜像电流源的输出端相连。
[0053]根据本实用新型的一个实施例，所述输入开关网络包括:
[0054]第一开关，其第一端接收所述负输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第一时钟信号；
[0055]第二开关，其第一端接收所述正输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第二时钟信号；
[0056]第三开关，其第一端接收所述正输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第一时钟信号；
[0057]第四开关，其第一端接收所述负输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第二时钟信号。
[0058]根据本实用新型的一个实施例，所述电流传递开关网络包括:
[0059]第五开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述跨导放大器的输出端，其控制端接收所述第二时钟信号；
[0060]第六开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第一时钟信号；
[0061]第七开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第二时钟信号；
[0062]第八开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输出端，其控制端接收所述第一时钟信号。
[0063]根据本实用新型的一个实施例，所述第一时钟信号和第二时钟信号的占空比为0.5。
[0064]根据本实用新型的一个实施例，所述第一电压转电流电路包括第一差分输入对管，所述第二电压转电流电路包括第二差分输入对管。
[0065]根据本实用新型的一个实施例，所述第一差分对管与第一电阻串联，所述第二差分对管与第二电阻串联。
[0066]根据本实用新型的一个实施例，所述第一差分输入对管和第二差分输入对管为NMOS晶体管、NPN三极管、PMOS晶体管或PNP三极管。
[0067]与现有技术相比，本实用新型具有以下优点:
[0068]本实用新型实施例的LED驱动电路中，采用减小失配技术的跨导放大器来控制LED恒流驱动，该跨导放大器采用输入开关网络将正输入信号和负输入信号交替地或者说周期性轮流地输入至差分输入级电路的两个输入端，使得差分输入级电路内部的第一电压转电流电路和第二电压转电流电路之间的失配可以相互抵消；而且该跨导放大器采用电流传递开关网络对电流传递电路中的多个镜像电流源的连接方式进行切换，以切换电流传递路径，使得电流传递电路中各个镜像电流源的器件之间的失配也可以相互抵消，有利于提高跨导放大器的一致性。采用这样的跨导放大器来控制LED恒流驱动，明显地提高了输出电流的一致性，而且线路实现简单，效果明显。【专利附图】
【附图说明】
[0069]图1是现有技术中一种跨导放大器的电路结构示意图；
[0070]图2是现有技术中一种跨导放大器的电路结构示意图；
[0071]图3是本实用新型实施例的跨导放大器的电路结构示意图；
[0072]图4是本实用新型实施例的时钟信号的波形图；
[0073]图5是本实用新型实施例的时钟信号发生器的结构示意图；
[0074]图6是本实用新型实施例的LED驱动电路的电路结构示意图。
【具体实施方式】
[0075]下面结合具体实施例和附图对本实用新型作进一步说明，但不应以此限制本实用新型的保护范围。
[0076]参考图3至图5，本实施例的跨导放大器包括:输入开关网络200、差分输入级电路201、电流传递电路、电流传递开关网络以及时钟信号发生器。
[0077]进一步而言，差分输入级电路201包括第一电压转电流电路和第二电压转电流电路。在本实施例中，第一电压转电流电路包括第一差分输入对管NI以及与其串联的第一电阻R1，第二电压转电流电路包括第二差分输入对管N2以及与其串联的第二电阻R2，差分输入级电路201经由晶体管N3连接到地，晶体管N3的栅极接收偏置电压Vbias。其中，第一电阻Rl和第二电阻R2用于增大输入线性范围，是可选的。第一差分输入对管NI和第二差分输入对管N2可以是NMOS晶体管、NPN三极管、PMOS晶体管或PNP三极管，或者也可以是其他适当的晶体管。作为一个非限制性的例子，图3所示的实例中第一差分输入对管NI和第二差分输入对管N2为NMOS晶体管。
[0078]输入开关网络200对输入的正输入信号Vp和负输入信号Vn进行周期性切换,使得正输入信号Vp和负输入信号Vn交替输入至第一电压转电流电路和第二电压转电流电路的输入端。需要说明的是，本文中正输入信号Vp和负输入信号Vn中的“正”和“负”仅用于区分两路输入信号，并非限定两路输入信号的电压或电流的极性关系，二者例如都可以是正电压信号。
[0079]在本实施例中，输入开关网络200包括开关S1、开关S2、开关S3、开关S4。其中，开关SI的第一端接收负输入信号Vn，第二端连接第一电压转电流电路的输入端(在本实施例中具体为MOS晶体管NI的栅极)，其控制端接收第一时钟信号CHO ;开关S2的第一端接收正输入信号Vp，其第二端连接第一电压转电流电路的输入端(在本实施例中具体为MOS晶体管NI的栅极)，其控制端接收第二时钟信号CLO ;开关S3的第一端接收正输入信号Vp，其第二端连接第二电压转电流电路的输入端(本实施例中具体为MOS晶体管N2的栅极)，其控制端接收第一时钟信号CHO ;开关S4的第一端接收负输入信号Vn，其第二端连接第二电压转电流电路的输入端(本实施例中具体为MOS晶体管N2的栅极)，其控制端接收第二时钟信号 CLO。
[0080]电流传递电路用于对差分输入级电路201输出的电流进行传递，本实施例中，该电流传递电路包括第一镜像电流源203、第二镜像电流源204和第三镜像电流源206。其中，第一镜像电流源203的输入端与第一电压转电流电路的输出端相连,更具体而言,第一镜像电流源203的输入端连接第一差分输入对管NI的漏极；第二镜像电流源204的输入端和第二电压转电流电路的输出端相连，更具体而言，第二镜像电流源203的输入端连接第二差分输入对管N2的漏极；第三镜像电流源206的输入端和输出端经由电流传递开关网络分别和第一镜像电流源203以及第二镜像电流源204的输出端相连。作为一个非限制性的例子，第一镜像电流源203包括镜像管Pl和镜像管P2 ;第二镜像电流源204包括镜像管P3和镜像管P4 ;第三镜像电流源206包括镜像管N4和镜像管N5。
[0081]上述各个镜像电流源203、204和206可以采用MOS晶体管传递，也可以采用三极管传递，还可以使用放大器结构实现传递。
[0082]电流传递开关网络包括:开关网络202和开关网络205，其中，开关网络202包括开关S5和开关S6 ;开关网络205包括开关S7和开关S8。进一步而言，开关S5的第一端连接第一镜像电流源203的输出端，其第二端连接跨导放大器的输出端C，其控制端接收第二时钟信号CLO ;开关S6的第一端连接第一镜像电流源的输出端，其第二端连接第三镜像电流源206的输入端，其控制端接收第一时钟信号CHO ;开关S7的第一端连接第二镜像电流源204的输出端，其第二端连接第三镜像电流源206的输入端，其控制端接收第二时钟信号CLO ;开关S8的第一端连接第二镜像电流源204的输出端，其第二端连接第三镜像电流源206的输出端，其控制端接收第一时钟信号CH0。
[0083]同时结合图3至图5，第一时钟信号CHO和第二时钟信号CLO可以由时钟信号发生器120产生，该第一时钟信号CHO和第二时钟信号CLO是周期性的，彼此反相而且非交叠。该时钟信号发生器120可以采用现有技术中任何适当的结构来实现。优选地，该第一时钟信号CHO和第二时钟信号CLO可以为占空比0.5的方波信号。
[0084]作为一个非限制性的例子，当第二时钟信号CLO为逻辑高而第一时钟信号CHO为逻辑低时，开关S2、S4、S5、S7导通，开关S1、S3、S6、S8断开，跨导放大器的第一输入端A接收负输入信号Vn,跨导放大器的第二输入端B接收正输入信号Vp,负输入信号Vn与跨导放大器的输出端C呈反极性，即负输入信号Vn加大会导致输出端C的电压降低,正输入信号Vp与跨导放大器的输出端C的输出信号呈正极性，即正输入信号Vp加大会导致输出端C的电压升闻。
[0085]当第二时钟信号CLO为逻辑低而第一时钟信号CHO为逻辑高时，开关S1、S3、S6、S8导通,开关S2、S4、S5、S7断开,跨导放大器的第一输入端A接正输入信号Vp,跨导放大器的第二输入端B接负输入信号Vn，负输入信号Vn与跨导放大器的输出端C的输出信号仍然呈反极性，即负输入信号Vn加大会导致输出端C的电压降低，正输入信号Vp与跨导放大器的输出端C的输出信号仍然呈正极性，即正输入信号Vp加大会导致输出端C的电压升高。
[0086]这样,在第二时钟信号CLO和第一时钟信号CHO控制下,通过在切换跨导放大器的两个输入端接收到的输入信号的同时切换电流传递电路的传递关系，始终保持跨导放大器的输出端C与负输入信号Vn反极性,保持跨导放大器的输出端C与正输入信号Vp正极性。
[0087]在跨导放大器中，输出的电流大小1ut表示为:1ut=Gm* (Vp-Vn),其中Gm为设定的跨导，Vp为正输入信号的电压值，Vn为负输入信号的电压值。跨导Gm的大小的相关因素有:差分输入对管NI和差分输入对管N2的大小，电阻Rl和电阻R2的大小,镜像管Pl和镜像管P2大小，镜像管P3和镜像管P4大小，镜像管N4和镜像管N5大小。
[0088]当要求跨导Gm精度较高时，需要差分输入对管NI和差分输入对管N2对称，电阻Rl和电阻R2对称，镜像管Pl和镜像管P2对称，镜像管P3和镜像管P4对称，镜像管N4和镜像管N5对称。以上对称器件事实上不能做到完全对称，会存在失调，从而会导致放大器的失调。当失调的跨导放大器用作环路控制时，会导致控制精度的降低，影响电路的一致性。例如，对于恒压控制来说是恒定电压发生偏差，对于恒流控制来说是恒定电流发生偏差，对于恒功率来说是恒定功率发生偏差，等等。
[0089]假设，跨导放大器的差分输入级电路失配导致相同的正输入信号Vp、负输入信号Vn下，流过差分输入对管NI的电流大于流过差分输入对管N2的电流。当采用周期性的非交叠的一对反相时钟信号CLO和CHO来控制切换时，由于跨导放大器的差分输入对管NI和N2轮流接收正输入信号Vp和负输入信号Vn。当负输入信号Vn传输至差分输入对管NI时，负输入信号Vn对应的电流相对较大；当正输入信号Vp连接到差分输入对管NI时，正输入信号Vp对应的电流相对较大。如果设置第二时钟信号CLO和第一时钟信号CHO的占空比为0.5,则在整一个周期内，由于差分输入级电路导致的负输入信号Vn和正输入信号Vp对应的电流的失调将相互抵消，极大地提高了电路的一致性。
[0090]由上述技术方案可知，差分输入级电路201的主要功能是将电压转换成电流，而电流传递电路的主要功能是对电流进行传递，因此，可以使用任何适当形式的电压转换电流结构来替换差分输入级电路201，可以使用任何适当形式的电流传递结构来替换电流传递电路，包括但不限于各种电流镜结构。
[0091]参考图6，图6示出了本实施例的LED驱动电路，包括:恒流控制电路900、变压器Tl、开关管Ml、采样电阻Res、续流二极管D2、输出电容Cbulk。其中，变压器Tl的原边绕组L2的同名端接收输入电压Vin，变压器Tl的副边绕组L3的异名端连接续流二极管D2的正极，副边绕组L3的同名端接地；开关管Ml的漏极连接原边绕组L2的异名端，开关管Ml的栅极连接恒流控制电路900的输出端；采样电阻Rcs的第一端连接开关管Ml的源极以及恒流控制电路900的采样输入端，采样电阻Rcs的第二端接地；输出电容Cbulk的第一端连接续流二极管D2的负极，输出电容Cbulk的第二端接地。需要说明的是，本文中“接地”指的是连接至常规的地，而非浮地。
[0092]进一步而言，恒流控制电路900包括:跨导放大器901、PWM信号产生电路902、逻辑和驱动电路903、输出等效电流计算电路904以及峰值采样保持电路905。
[0093]其中，峰值采样保持电路905的输入端连接恒流控制电路900的采样输入端，对采样电阻Rcs上的采样电压进行采样；输出等效电流计算电路904的输入端与峰值采样保持电路905的输出端相连，根据采用得到的采样电压计算输出等效电流，并输出表示该输出等效电流的等效电压；跨导放大器901的第一输入端连接输出等效电流计算电路904的输出端，其第二输入端接收参考电压Vrefl，对等效电压和参考电压Vrefl进行误差放大；PWM信号产生电路902的输入端连接跨导放大器901的输出端，根据跨导放大器901输出的误差信号产生PWM信号GTl，该PWM信号GTl的占空比由上述误差信号调节；逻辑和驱动电路903的输入端连接PWM信号产生电路902的输出端，PWM信号GTl经由该逻辑和驱动电路903处理后得到驱动信号GT，该驱动信号GT传输至开关管Ml的栅极，用以控制开关管Ml的导通和关断。
[0094]另外，该恒流控制电路900还可以具有补偿端口 COMP，该补偿端口 COMP与跨导放大器901的输出端以及PWM信号产生电路902的输入端相连。该补偿端口 COMP可以外接补偿元件，例如由电阻、电容串联或并联而成。[0095]图6中的跨导放大器901的结构即为图3所示的跨导放大器电路结构，这里不再做详细说明。由于跨导放大器901采用输入开关网络和电流传递开关网络轮流切换差分输入级电路以及镜像电流源的传递路径，因此可以显著提高输出电流的一致性。
[0096]以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制。因此，凡是未脱离本实用新型技术方案的内容，只是依据本实用新型的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本实用新型技术方案的保护范围内。
【权利要求】
1.一种LED驱动电路，包括恒流控制电路、变压器、开关管、采样电阻、续流二极管和输出电容，其中， 所述变压器的原边绕组的同名端接收输入电压，所述变压器的副边绕组的同名端接地，所述变压器的副边绕组的异名端连接所述续流二极管的正极； 所述开关管的漏极连接所述变压器的原边绕组的异名端，所述开关管的栅极连接所述恒流控制电路的输出端； 所述采样电阻的第一端连接所述开关管的源极以及所述恒流控制电路的采样输入端，所述采样电阻的第二端接地； 所述输出电容的第一端连接所述续流二极管的负极，所述输出电容的第二端接地， 其特征在于，所述恒流控制电路包括: 峰值采样保持电路，其输入端连接所述恒流控制电路的采样输入端，对所述采样电阻上的采样电压进行采样； 输出等效电流计算电路，其输入端与所述峰值采样保持电路的输出端相连，根据所述采样电压计算输出等效电流，并输出表示该输出等效电流的等效电压； 跨导放大器，其第一输入端连接所述输出等效电流计算电路的输出端，其第二输入端接收参考电压，对所述等效电压和参考电压进行误差放大； PWM信号产生电路，其输入端连接所述跨导放大器的输出端，根据所述跨导放大器输出的误差信号产生PWM信号，所述PWM信号的占空比由所述误差信号调节； 逻辑和驱动电路，其输入端连接所述PWM信号产生电路的输出端，所述PWM信号经由该逻辑和驱动电路传输至所述开关管的栅极； 其中，所述跨导放大器包括: 差分输入级电路，包括第一电压转电流电路和第二电压转电流电路； 输入开关网络，对从所述跨导放大器的第一输入端和第二输入端输入的正输入信号和负输入信号进行切换，使所述正输入信号和负输入信号交替输入至所述第一电压转电流电路和第二电压转电流电路的输入端； 电流传递电路，对所述差分输入级电路输出的电流进行传递； 电流传递开关网络，对所述电流传递电路的电流传递路径进行切换，使所述跨导放大器的输出信号与所述正输入信号保持正极性，且与所述负输入信号保持反极性； 时钟信号发生器，产生周期性的非交叠的第一时钟信号和第二时钟信号，该第一时钟信号和第二时钟信号反相，该第一时钟信号和第二时钟信号用于控制所述输入开关网络和电流传递开关网络； 其中，所述电流传递电路包括: 第一镜像电流源，其输入端与所述第一电压转电流电路的输出端相连； 第二镜像电流源，其输入端与所述第二电压转电流电路的输出端相连； 第三镜像电流源，其输入端和输出端经由所述电流传递开关网络分别与所述第一镜像电流源和第二镜像电流源的输出端相连。
2.根据权利要求1所述 的LED驱动电路，其特征在于，所述输入开关网络包括: 第一开关，其第一端接收所述负输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第一时钟信号；第二开关，其第一端接收所述正输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第二时钟信号； 第三开关，其第一端接收所述正输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第一时钟信号； 第四开关，其第一端接收所述负输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第二时钟信号。
3.根据权利要求1所述的LED驱动电路，其特征在于，所述电流传递开关网络包括: 第五开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述跨导放大器的输出端，其控制端接收所述第二时钟信号； 第六开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第一时钟信号； 第七开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第二时钟信号； 第八开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输出端，其控制端接收所述第一时钟信号。
4.根据权利要求1所述的LED驱动电路，其特征在于，所述第一时钟信号和第二时钟信号的占空比为0.5。
5.根据权利要求1所述的LED驱动电路，其特征在于，所述第一电压转电流电路包括第一差分输入对管，所述第二电压转电流电路包括第二差分输入对管。
6.根据权利要求5所述的LED驱动电路，其特征在于，所述第一差分对管与第一电阻串联，所述第二差分对管与第二电阻串联。
7.根据权利要求5所述的LED驱动电路，其特征在于，所述第一差分输入对管和第二差分输入对管为NMOS晶体管、NPN三极管、PMOS晶体管或PNP三极管。
8.一种跨导放大器，其特征在于，包括: 差分输入级电路，包括第一电压转电流电路和第二电压转电流电路； 输入开关网络，对从所述跨导放大器的第一输入端和第二输入端输入的正输入信号和负输入信号进行切换，使所述正输入信号和负输入信号交替输入至所述第一电压转电流电路和第二电压转电流电路的输入端； 电流传递电路，对所述差分输入级电路输出的电流进行传递， 电流传递开关网络，对所述电流传递电路的电流传递路径进行切换，使所述跨导放大器的输出信号与所述正输入信号保持正极性，且与所述负输入信号保持反极性； 时钟信号发生器，产生周期性的非交叠的第一时钟信号和第二时钟信号，该第一时钟信号和第二时钟信号反相，该第一时钟信号和第二时钟信号用于控制所述输入开关网络和电流传递开关网络； 其中，所述电流传递电路包括: 第一镜像电流源，其输入端与所述第一电压转电流电路的输出端相连； 第二镜像电流源，其输入端与所述第二电压转电流电路的输出端相连； 第三镜像电流源，其输入端和输出端经由所述电流传递开关网络分别与所述第一镜像电流源和第二镜像电流源的输出端相连。
9.根据权利要求8所述的跨导放大器，其特征在于，所述输入开关网络包括: 第一开关，其第一端接收所述负输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第一时钟信号； 第二开关，其第一端接收所述正输入信号，其第二端连接所述第一电压转电流电路的输入端，其控制端接收所述第二时钟信号； 第三开关，其第一端接收所述正输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第一时钟信号； 第四开关，其第一端接收所述负输入信号，其第二端连接所述第二电压转电流电路的输入端，其控制端接收所述第二时钟信号。
10.根据权利要求8所述的跨导放大器，其特征在于，所述电流传递开关网络包括: 第五开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述跨导放大器的输出端，其控制端接收所述第二时钟信号； 第六开关，其第一端连接所述第一镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第一时钟信号； 第七开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输入端，其控制端接收所述第二时钟信号； 第八开关，其第一端连接所述第二镜像电流源的输出端，其第二端连接所述第三镜像电流源的输出端，其控制端接收所述第一时钟信号。
11.根据权利要求8所述的跨导放大器，其特征在于，所述第一时钟信号和第二时钟信号的占空比为0.5。
12.根据权利要求8所述的跨导放大器，其特征在于，所述第一电压转电流电路包括第一差分输入对管，所述第二电压转电流电路包括第二差分输入对管。
13.根据权利要求12所述的跨导放大器，其特征在于，所述第一差分对管与第一电阻串联，所述第二差分对管与第二电阻串联。
14.根据权利要求12所述的跨导放大器，其特征在于，所述第一差分输入对管和第二差分输入对管为NMOS晶体管、NPN三极管、PMOS晶体管或PNP三极管。
【文档编号】H05B37/02GK203423834SQ201320566645
【公开日】2014年2月5日 申请日期:2013年9月12日 优先权日:2013年9月12日
【发明者】姚云龙, 吴建兴 申请人:杭州士兰微电子股份有限公司